[发明专利]用于系统级封装管芯间访问等待时间的处理器间通信方法

权利要求书

1.一种系统，其特征在于，所述系统包括：

第一半导体管芯，所述第一半导体管芯包括：

第一处理器，

第一连接电路系统，以及

第一处理器总线，所述第一处理器总线耦合到所述第一处理器和所述第一连接电路系统；

第二半导体管芯，所述第二半导体管芯包括：

第二连接电路系统，所述第二连接电路系统包括：

弹性缓冲器，

所述第一管芯和所述第二管芯包含于共同集成电路(IC)封装中，所述第一处理器由所述第一处理器总线通信地耦合到所述第一连接电路系统并且被配置成向所述第一处理器总线提供待提供给所述第二连接电路系统的第一总线事务，所述第一连接电路系统被配置成利用支持多个同时未完成的写入事务与多个同时未完成的读取事务同时发生的多同时未完成事务能力，所述第二连接电路系统被配置成向所述第一连接电路系统提供处理器总线流量控制信息和关于所述弹性缓冲器的弹性缓冲器状态信息以进行流量控制，

其中，处理器总线接口消息用于所述流量控制，

其中，两种消息类别用于所述流量控制，所述两种消息类别包括：

第一消息类别，所述第一消息类别用于传送处理器总线接口协议信息和弹性缓冲器流量控制信息的处理器总线接口消息；以及

第二消息类别，所述第二消息类别用于传送弹性缓冲器流量控制信息的非处理器总线接口AXI消息，

并且其中，所述第二半导体管芯包括：

处理器总线接口消息管道，所述管道用于处理所述处理器总线接口消息；以及

弹性缓冲器流量控制消息管道，所述管道用于处理传送弹性缓冲器流量控制信息的所述非处理器总线接口AXI消息。

2.根据权利要求1所述的系统，其特征在于，所述处理器总线接口消息管道提供不同处理时间来处理所述处理器总线接口消息，并且所述弹性缓冲器流量控制消息管道提供受限量的处理时间来处理所述非处理器总线接口AXI消息。

3.根据权利要求1所述的系统，其特征在于，先行流加速被提供用于从所述弹性缓冲器预取所述弹性缓冲器流量控制信息。

4.根据权利要求3所述的系统，其特征在于，所述先行流加速避免所述弹性缓冲器流量控制信息对处理器总线接口准备握手的依赖。

5.一种方法，其特征在于，所述方法包括：

在第一半导体管芯上，通过第一处理器总线接收第一处理器总线事务；

在所述第一半导体管芯上，将所述第一总线事务转换为待通过管芯到管芯互连传送到第二半导体管芯的管芯到管芯消息包；

在所述第一半导体管芯上，利用支持多个同时未完成的写入事务与多个同时未完成的读取事务同时发生的多同时未完成事务能力；以及

在所述第二半导体管芯上，向所述第一半导体管芯发射处理器总线流量控制信息和关于所述第二半导体管芯上的弹性缓冲器的弹性缓冲器状态信息以进行流量控制，所述第一半导体管芯和所述第二半导体管芯包含于共同集成电路(IC)封装中，

其中，处理器总线接口消息用于所述流量控制，

所述方法进一步包括：

根据处理器总线接口消息管道处理所述处理器总线接口消息；以及

根据弹性缓冲器流量控制消息管道处理传送弹性缓冲器控制信息的非处理器总线接口消息。

6.一种设备，其特征在于，所述设备包括：

共同集成电路(IC)封装；

第一半导体管芯上的第一处理器，所述第一半导体管芯包含于所述共同IC封装中；

第二半导体管芯上的第二处理器，所述第二半导体管芯包含于所述共同IC封装中；

所述第一半导体管芯上的第一连接电路系统，所述第一连接电路系统通过第一处理器总线连接到所述第一处理器，所述第一连接电路系统被配置成将所述第一处理器总线上的第一处理器总线事务转换为通过管芯到管芯互连通信的管芯到管芯消息包，所述第一连接电路系统另外被配置成利用支持多个同时未完成的写入事务与多个同时未完成的读取事务同时发生的多同时未完成事务能力；

所述第二半导体管芯上的第二连接电路系统，所述第二连接电路系统连接到所述管芯到管芯互联以接收所述管芯到管芯消息包，所述第二连接电路系统通过第二处理器总线连接到所述第二处理器，所述第二连接电路系统被配置成将所述管芯到管芯消息包转换成所述第二处理器总线上的第二处理器总线事务，所述第二连接电路系统另外被配置成向所述第一连接电路系统提供处理器总线流量控制信息和关于所述第二连接电路系统中的弹性缓冲器的弹性缓冲器状态信息以进行流量控制，

其中，处理器总线接口消息用于所述流量控制，

其中，两种消息类别用于所述流量控制，所述两种消息类别包括：

第一消息类别，所述第一消息类别用于传送处理器总线接口协议信息和弹性缓冲器流量控制信息的处理器总线接口消息；以及

第二消息类别，所述第二消息类别用于传送弹性缓冲器流量控制信息的非处理器总线接口消息，

并且其中，所述第二半导体管芯包括：

处理器总线接口消息管道，所述管道用于处理所述处理器总线接口消息；以及

弹性缓冲器流量控制消息管道，所述管道用于处理传送弹性缓冲器流量控制信息的所述非处理器总线接口消息。