[发明专利]用于系统级封装管芯间访问等待时间的处理器间通信方法

说明书

本公开涉及用于系统级封装管芯间访问等待时间的处理器间通信方法。公开了一种系统和方法，其中管芯到管芯通信提供于包含在共同集成电路(IC)封装中的第一管芯与第二管芯之间，所述第一管芯上的第一处理器由所述第一处理器总线通信地耦合到所述第一连接电路系统并且被配置成向所述第一处理器总线提供待提供给所述第二连接电路系统的第一总线事务，所述第一连接电路系统被配置成利用支持多个同时未完成的写入事务与多个同时未完成的读取事务同时发生的多同时未完成事务能力，所述第二连接电路系统被配置成通过共同消息向所述第一连接电路系统提供处理器总线流量控制信息和关于所述弹性缓冲器的弹性缓冲器状态信息以进行流量控制。

技术领域

本公开总体上涉及电子系统和方法，并且更具体地说，涉及电子通信系统和方法。

背景技术

半导体行业的趋势正朝着系统级封装(SiP)产品迁移。SiP考虑了用于解决泄漏、性能、能力和成本的权衡的新优化范例。SiP可以用于使用分治策略(divide-and-conquerstrategy)来管理调度和处理任务复杂性。

然而，SiP还呈现了新的挑战。所述挑战之一是通过单个高速串行管芯到管芯接口在管芯之间提供硬件控制的处理器间通信(IPC)，同时实现最低的访问等待时间。

硬件控制的IPC是非常理想的，并且可以被认为是管芯之间总线结构的虚拟互连。即，如高级微处理器总线架构(AMBA)高级可扩展接口(AXI)等硬件级总线结构实际上是以在不需要软件干预的情况下实现管芯之间的直接传送AXI事务的方式从一个管芯互连到另一个管芯。在管芯事务信息之间传送AXI事务被打包成可以在另一个管芯上精确再现整个事务的消息。

在实时应用中，当在时间敏感的控制回路中需要许多访问时，应最小化对SiP中另一个管芯上的从设备的访问。说明性例子是制动压力致动器控制回路时间为100微秒。控制回路任务包括对车轮速度传感器数据的读取访问，使用车轮速度数据的控制系统计算，以及然后写入访问以调整对直流(DC)无刷电机的控制。

高速串行接口的典型单个访问等待时间为几百纳秒。突发访问有助于改进访问等待时间，但是依赖于如存储器等访问兼容的从设备。然而，为了实现更多应用，挑战是实现接近针对单个和突发访问的芯片上访问时间的等待时间(即，在几十纳秒内)。先前技术已经缺少上面所讨论的方面。

发明内容

根据本发明的第一方面，提供一种系统，所述系统包括：

第一半导体管芯，所述第一半导体管芯包括：

第一处理器，

第一连接电路系统，以及

第一处理器总线，所述第一处理器总线耦合到所述第一处理器和所述第一连接电路系统；

第二半导体管芯，所述第二半导体管芯包括：

第二连接电路系统，所述第二连接电路系统包括：

弹性缓冲器，

所述第一管芯和所述第二管芯包含于共同集成电路(IC)封装中，所述第一处理器由所述第一处理器总线通信地耦合到所述第一连接电路系统并且被配置成向所述第一处理器总线提供待提供给所述第二连接电路系统的第一总线事务，所述第一连接电路系统被配置成利用支持多个同时未完成的写入事务与多个同时未完成的读取事务同时发生的多同时未完成事务能力，所述第二连接电路系统被配置成向所述第一连接电路系统提供处理器总线流量控制信息和关于所述弹性缓冲器的弹性缓冲器状态信息以进行流量控制。

在一个或多个实施例中，处理器总线接口消息用于所述流量控制。

在一个或多个实施例中，两种消息类别用于所述流量控制，所述两种消息类别包括：

第一消息类别，所述第一消息类别用于传送处理器总线接口协议信息和弹性缓冲器流量控制信息的处理器总线接口消息；以及