[发明专利]具有定位成减少模片开裂的顶部模片的半导体器件

权利要求书

1.一种半导体器件，包括：

多个半导体模片，所述多个半导体模片各自包括：

具有第一厚度的内部部分，以及

沿相对的第一边缘和第二边缘的具有小于所述第一厚度的第二厚度的外部部分；

其中所述多个半导体模片在叠堆中堆叠在彼此的顶部上，使得在所述叠堆的底部处的一组半导体模片相对于第一轴线彼此对准，并且至少最上面的模片相对于下一较低的模片沿所述第一轴线偏移，偏移量将所述最上面的模片在所述第一边缘处的外部部分定位在所述下一较低的模片的内部部分之上。

2.根据权利要求1所述的半导体器件，其中所述最上面的模片在所述第二边缘处的所述内部部分悬于所述下一较低的模片的所述外部部分之上。

3.根据权利要求1所述的半导体器件，其中所述内部部分和所述外部部分之间的厚度差在于所述内部部分包括在所述外部部分的表面上方延伸的聚酰亚胺/钝化层。

4.根据权利要求3所述的半导体器件，其中外部部分为切割道的一部分，在此处从晶圆切割所述多个半导体模片。

5.根据权利要求1所述的半导体器件，其中所述叠堆中的所述多个半导体模片沿正交于所述第一轴线的第二轴线以阶梯式构型彼此偏移。

6.根据权利要求5所述的半导体器件，其中所述叠堆中的所述多个半导体模片沿所述第二轴线在相同方向上以所述阶梯式构型彼此偏移。

7.根据权利要求5所述的半导体器件，其中所述叠堆中的所述多个半导体模片中的一些沿所述第二轴线在第一方向上以所述阶梯式构型彼此偏移，并且其中所述叠堆中的所述多个半导体模片中的一些沿所述第二轴线在与所述第一方向相反的第二方向上以所述阶梯式构型彼此偏移。

8.根据权利要求5所述的半导体器件，还包括线接合件，所述线接合件在所述叠堆中的所述多个半导体模片上的对应模片接合焊盘之间沿所述第二方向延伸。

9.根据权利要求1所述的半导体器件，其中所述叠堆中的模片的数量为n，并且在所述叠堆的底部处的模片组中相对于第一轴线彼此对准的模片的数量为n-1。

10.根据权利要求1所述的半导体器件，其中所述多个半导体模片为存储器模片。

11.根据权利要求10所述的半导体器件，其中所述多个存储器模片为2D NAND闪存存储器或3D位成本缩放闪存存储器中的一者。

12.一种半导体器件，包括：

多个n半导体模片，所述多个半导体模片各自包括：

具有第一厚度的内部部分，以及

沿相对的第一边缘和第二边缘的具有小于所述第一厚度的第二厚度的外部部分；

其中所述多个n半导体模片在叠堆中堆叠在彼此的顶部上，并且被配置为通过以下方式来增加最上面的半导体模片的强度和抗开裂性：使在所述叠堆的底部处的一组n-1个半导体模片相对于第一轴线彼此对准，并且使最上面的模片相对于下一较低的模片沿所述第一轴线偏移，偏移量将所述最上面的模片在所述第一边缘处的外部部分定位在所述下一较低的模片的内部部分之上。

13.根据权利要求12所述的半导体器件，其中所述最上面的模片在所述第二边缘处的所述内部部分悬于所述下一较低的模片的所述外部部分之上。

14.根据权利要求12所述的半导体器件，其中所述内部部分和所述外部部分之间的厚度差在于所述内部部分包括在所述外部部分的表面上方延伸的聚酰亚胺/钝化层。

15.根据权利要求14所述的半导体器件，其中外部部分为切割道的一部分，在此处从晶圆切割所述多个半导体模片。