[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底上形成有分立的伪栅结构，所述伪栅结构的顶部形成有栅极掩膜层，所述伪栅结构露出的基底上形成有层间介质层；

形成覆盖所述层间介质层和栅极掩膜层的硬掩膜层，所述硬掩膜层中形成有掩膜开口，所述掩膜开口至少露出相邻两个伪栅结构所对应的栅极掩膜层的顶部、以及与所述伪栅结构相邻的层间介质层的部分顶部，所述掩膜开口的延伸方向垂直于伪栅结构的延伸方向；

去除所述掩膜开口露出的所述栅极掩膜层，露出伪栅结构的顶部；

去除所述掩膜开口露出的所述栅极掩膜层后，刻蚀所述掩膜开口露出的部分厚度层间介质层，形成凹槽，所述凹槽底部露出的层间介质层顶部与伪栅结构顶部齐平或者低于伪栅结构顶部；

在所述凹槽和掩膜开口的侧壁上形成掩膜侧墙，且沿垂直于伪栅结构的延伸方向上，所述掩膜侧墙露出伪栅结构顶部，所述掩膜侧墙与所述硬掩膜层、以及剩余栅极掩膜层构成掩膜结构层；

以所述掩膜结构层为掩膜，去除所述凹槽底部露出的伪栅结构，在所述层间介质层中形成露出所述基底的沟槽。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述掩膜开口露出的部分厚度层间介质层后，形成所述掩膜侧墙之前，还包括：在所述凹槽底部露出的层间介质层上形成阻挡层。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述凹槽后，所述凹槽底部露出的层间介质层顶部低于伪栅结构顶部；

形成所述阻挡层的步骤包括：形成阻挡材料层，保形覆盖所述硬掩膜层的顶部和侧壁、所述凹槽的底部和侧壁、以及所述凹槽露出的伪栅结构侧壁；在所述凹槽中形成保护层，所述保护层覆盖所述凹槽露出的伪栅结构的部分侧壁；以所述保护层为掩膜，刻蚀所述阻挡材料层，剩余所述阻挡材料层作为所述阻挡层。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤包括：在所述凹槽中形成保护材料层，所述保护材料层还覆盖所述硬掩膜层顶部；回刻蚀部分厚度的所述保护材料层，剩余所述保护材料层作为所述保护层；

刻蚀所述阻挡材料层的步骤中，刻蚀部分厚度的所述保护层，且所述保护层的被刻蚀速率小于所述阻挡材料层的被刻蚀速率。

5.如权利要求3所述的半导体结构的形成方法，其特征在于，采用各向同性刻蚀工艺刻蚀所述阻挡材料层。

6.如权利要求3所述的半导体结构的形成方法，其特征在于，采用各向异性刻蚀工艺刻蚀所述阻挡材料层；

刻蚀所述阻挡材料层后，所述阻挡层还形成于所述掩膜开口和凹槽的侧壁上。

7.如权利要求3所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺形成所述阻挡材料层。

8.如权利要求3所述的半导体结构的形成方法，其特征在于，所述保护层的材料为BARC材料、ODL材料、SOC材料、光刻胶、DARC材料或DUO材料。

9.如权利要求4所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺回刻蚀部分厚度的所述保护材料层。

10.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述阻挡层的步骤中，所述阻挡层的厚度为1纳米至5纳米。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述掩膜侧墙的步骤包括：形成侧墙膜，保形覆盖所述硬掩膜层的顶部和侧壁、所述凹槽的底部和侧壁；采用各向异性刻蚀工艺刻蚀所述侧墙膜，剩余侧墙膜作为所述掩膜侧墙。

12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述凹槽后，所述凹槽底部露出的层间介质层顶部至伪栅结构顶部的距离大于或等于0纳米，且小于或等于40纳米。