[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底；形成具有掩膜开口的硬掩膜层，掩膜开口至少露出相邻两个伪栅结构所对应的栅极掩膜层顶部、以及与伪栅结构相邻层间介质层的部分顶部，掩膜开口的延伸方向垂直于伪栅结构的延伸方向；去除掩膜开口露出的栅极掩膜层；刻蚀掩膜开口露出的部分厚度层间介质层，形成凹槽，凹槽底部露出的层间介质层顶部与伪栅结构顶部齐平或者低于伪栅结构顶部；在凹槽和掩膜开口的侧壁上形成掩膜侧墙，沿垂直于伪栅结构的延伸方向，掩膜侧墙露出伪栅结构顶部，掩膜侧墙与硬掩膜层、剩余栅极掩膜层构成掩膜结构层；以掩膜结构层为掩膜去除凹槽底部露出的伪栅结构，形成沟槽。本发明有利于提升半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小、以及半导体器件高度集成化的发展，金属氧化物半导体(MOS)器件的关键尺寸也不断缩小，栅极长度和栅极间距也随之缩小至更小的尺寸，相应地，半导体器件的制作工艺也在不断的改进中，以满足人们对器件性能的要求。

目前形成栅极结构的工艺中，通常采用栅极切断(Poly Cut)技术对条状栅极进行切断，切断后的栅极与不同的晶体管相对应，可以提高晶体管的集成度。此外，多个栅极沿着延伸方向排列成一列时，通过栅极切断技术，能够高精度地缩小栅极切断后，断开的栅极间的对接方向的间距(Poly Cut CD)。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有分立的伪栅结构，所述伪栅结构的顶部形成有栅极掩膜层，所述伪栅结构露出的基底上形成有层间介质层；形成覆盖所述层间介质层和栅极掩膜层的硬掩膜层，所述硬掩膜层中形成有掩膜开口，所述掩膜开口至少露出相邻两个伪栅结构所对应的栅极掩膜层的顶部、以及与所述伪栅结构相邻的层间介质层的部分顶部，所述掩膜开口的延伸方向垂直于伪栅结构的延伸方向；去除所述掩膜开口露出的所述栅极掩膜层，露出伪栅结构的顶部；去除所述掩膜开口露出的所述栅极掩膜层后，刻蚀所述掩膜开口露出的部分厚度层间介质层，形成凹槽，所述凹槽底部露出的层间介质层顶部与伪栅结构顶部齐平或者低于伪栅结构顶部；在所述凹槽和掩膜开口的侧壁上形成掩膜侧墙，且沿垂直于伪栅结构的延伸方向上，所述掩膜侧墙露出伪栅结构顶部，所述掩膜侧墙与所述硬掩膜层、以及剩余栅极掩膜层构成掩膜结构层；以所述掩膜结构层为掩膜，去除所述凹槽底部露出的伪栅结构，在所述层间介质层中形成露出所述基底的沟槽。

相应的，本发明实施例还提供一种半导体结构，包括：基底；伪栅结构，分立于所述基底上；栅极掩膜层，位于所述伪栅结构的顶部；层间介质层，位于所述伪栅结构露出的基底上；硬掩膜层，位于所述层间介质层和栅极掩膜层上，所述硬掩膜层中具有掩膜开口，所述掩膜开口至少露出相邻两个伪栅结构所对应的栅极掩膜层的顶部、以及与所述伪栅结构相邻的层间介质层的部分顶部，所述掩膜开口的延伸方向垂直于伪栅结构的延伸方向；凹槽，位于所述掩膜开口露出的栅极掩膜层和层间介质层中，所述凹槽的侧壁与掩膜开口的侧壁相齐平，所述凹槽底部露出伪栅结构的顶部，且所述凹槽底部露出的层间介质层顶部与伪栅结构顶部齐平或者低于伪栅结构顶部；掩膜侧墙，位于所述凹槽和掩膜开口的侧壁上，且沿垂直于伪栅结构的延伸方向上，所述掩膜侧墙露出伪栅结构顶部，所述掩膜侧墙与所述硬掩膜层、以及栅极掩膜层构成掩膜结构层。

与现有技术相比，本发明实施例的技术方案具有以下优点：