[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括保护环区，基底上形成有介电层，介电层内形成有顶层互连线，介电层露出顶层互连线顶部；形成至少覆盖介电层和顶层互连线的第一钝化层，第一钝化层中形成有露出顶层互连线的第一开口，保护环区的第一开口的开口宽度为第一尺寸；形成焊垫层，焊垫层覆盖第一开口底部和侧壁、以及第一开口两侧第一钝化层的部分顶部，位于第一开口底部上的焊垫层的厚度为第二尺寸；其中，第一尺寸大于或等于1.5倍的第二尺寸；形成保形覆盖焊垫层和第一钝化层的第二钝化层。本发明实施例有利于提高半导体结构的可靠性和凸块制程的成品率。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体集成电路的制造工艺中，通过光刻、刻蚀以及沉积等工艺可在半导体基底上形成包括半导体器件以及该器件上的互连结构的半导体芯片。通常，在一晶圆(wafer)上，可以同时形成多个芯片。形成多个芯片后，将各个die由晶片上切割下来，再进行打引线、封装等工艺，即形成集成电路块(chip)。

晶圆上除芯片区的半导体器件以及互连结构以外，在半导体器件以及互连结构的外围还包括用于保护芯片的保护环(seal ring)，用于保护芯片区中的半导体器件以及互连结构，使其免受来自外部环境(例如、潮气、污染等)的损伤、以及起到静电屏蔽的作用。

保护环在纵向为包括多层金属层的层叠结构，不同层级的金属层之间通过通孔(via)互连结构连接。其中，每一层金属层与通孔互连结构均与芯片区互连结构中的金属层和通孔互连结构相对应，并与芯片区的互连结构同时制造。

在半导体领域中，形成多层金属层和通孔互连结构后，通常还包括形成与金属层中的顶层金属层电连接的焊垫层，半导体器件通过顶层金属层与焊垫层电连接，从而实现与外部电路的电连接，并为后续封装制程(例如：bumping process，凸块制程)做准备，其中，所述焊垫层还形成于保护环上。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的可靠性和半导体结构的成品率。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括保护环区，所述基底上形成有介电层，所述介电层内形成有顶层互连线，所述介电层露出所述顶层互连线顶部；形成至少覆盖所述介电层和顶层互连线的第一钝化层，所述第一钝化层中形成有露出所述顶层互连线的第一开口，所述保护环区的第一开口的开口宽度为第一尺寸；形成焊垫层，所述焊垫层覆盖所述第一开口底部和侧壁、以及所述第一开口两侧第一钝化层的部分顶部，位于所述第一开口底部上的所述焊垫层的厚度为第二尺寸；其中，所述第一尺寸大于或等于1.5倍的所述第二尺寸；形成保形覆盖所述焊垫层和所述第一钝化层的第二钝化层。

相应的，本发明实施例还提供一种半导体结构，包括基底，所述基底包括保护环区；顶层互连线，位于所述基底上；介电层，位于所述基底上的顶层互连线之间，且露出所述顶层互连线；第一钝化层，位于所述介电层上，所述第一钝化层中形成有露出所述顶层互连线顶部的第一开口，所述保护环区的第一开口的开口宽度为第一尺寸；焊垫层，位于所述第一开口的底部和侧壁、以及所述第一开口两侧第一钝化层的部分顶部，位于所述第一开口底部上的所述焊垫层的厚度为第二尺寸；其中，所述第一尺寸大于或等于1.5倍的所述第二尺寸；第二钝化层，保形覆盖于所述焊垫层和第一钝化层。

与现有技术相比，本发明实施例的技术方案具有以下优点：