[发明专利]用于转换输入比特序列的加密设备和方法在审
申请号: | 201910481540.9 | 申请日: | 2019-06-04 |
公开(公告)号: | CN110569676A | 公开(公告)日: | 2019-12-13 |
发明(设计)人: | 马库斯·劳;斯特凡·海斯 | 申请(专利权)人: | 英飞凌科技股份有限公司 |
主分类号: | G06F21/72 | 分类号: | G06F21/72;G06F21/60;G06F7/38 |
代理公司: | 11227 北京集佳知识产权代理有限公司 | 代理人: | 丁永凡;周涛 |
地址: | 德国瑙伊*** | 国省代码: | 德国;DE |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 输入比特序列 溢出 比特位置 逻辑运算结果 输出比特序列 处理单元配置 加密设备 机密 处理单元 逻辑运算 数据接口 算术加法 重复 | ||
1.一种用于将输入比特序列(14)转换成输出比特序列(26)的加密设备(10),所述输入比特序列的无溢出的算术加法得出机密,所述输出比特序列的逻辑XOR逻辑运算得到所述机密,所述加密设备具有如下特征:
用于提供至少一个第一输入比特序列(141)和第二输入比特序列(142)的数据接口(12);
处理单元(18),所述处理单元配置为,
a)将所述第一输入比特序列(141)和所述第二输入比特序列(142)进行逻辑运算,以便获得逻辑运算结果(22),所述逻辑运算结果显示溢出比特位置,所述第一输入比特序列(141)和所述第二输入比特序列(142)在所述溢出比特位置处具有为一的值;和
b)在至少一个溢出比特位置处改变所述第一输入比特序列(141)和/或所述第二输入比特序列(142);
其中所述处理单元(18)配置为,利用每次改变的输入比特序列重复地执行所述步骤a)和b),直至所述逻辑运算结果(22)不再显示溢出比特位置而获得所述输出比特序列(261,262)。
2.根据权利要求1所述的加密设备,其中所述处理单元(18)构成为,在至少一个所述溢出比特位置处改变所述第一输入比特序列(141)和/或所述第二输入比特序列(142),使得所述输出比特序列的XOR逻辑运算结果对应于所述输入比特序列的算术加法结果mod 2n,其中n是所述第一输入比特序列(141)和所述第二输入比特序列(142)的比特的数量。
3.根据权利要求1或2所述的加密设备,所述加密设备形成为安全控制器。
4.根据上述权利要求中任一项所述的加密设备,其中将所述处理单元(18)配置为,通过提高由所述输入比特序列所代表的值在所述至少一个溢出比特位置处改变所述第一输入比特序列(141)和/或所述第二输入比特序列(142)。
5.根据上述权利要求中任一项所述的加密设备,其中所述处理单元(18)配置为,将至少一个第三输入比特序列(143)与所述第一输入比特序列(141)和所述第二输入比特序列(142)进行逻辑运算,以便获得所述逻辑运算结果(22)。
6.根据权利要求5所述的加密设备,其中所述处理单元(18)构成为,产生所述第三输入比特序列(143)作为随机数。
7.根据上述权利要求中任一项所述的加密设备,其中所述处理单元(18)构成为,为了在所述至少一个溢出比特位置处改变所述第一输入比特序列(141)和/或所述第二输入比特序列(142)而基于所述逻辑运算结果(22)计算校正比特序列(m,42),并且将所述第一输入比特序列(141)或所述第二输入比特序列(142)与所述校正比特序列(m,42)相加。
8.根据权利要求7所述的加密设备,其中所述处理单元(18)配置为,基于如下规则
2*(AND∧m)
计算所述校正比特序列(m,42),其中AND是逻辑运算比特序列,所述逻辑运算比特序列代表所述逻辑运算结果(22),并且其中m是比特掩码,基于所述比特掩码,不考虑所述逻辑运算比特序列的从所述溢出比特位置开始更高位的比特。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英飞凌科技股份有限公司,未经英飞凌科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910481540.9/1.html,转载请声明来源钻瓜专利网。