[发明专利]用于转换输入比特序列的加密设备和方法

说明书

本发明涉及用于将输入比特序列变换成输出比特序列的加密设备和方法。输入比特序列的无溢出的算术加法得出机密，输出比特序列的逻辑XOR逻辑运算得到该机密。加密设备包括数据接口和处理单元，处理单元配置为：a)将第一输入比特序列和第二输入比特序列进行逻辑运算，以获得逻辑运算结果，逻辑运算结果显示溢出比特位置，第一输入比特序列和第二输入比特序列在所述溢出比特位置处具有为一的值；和b)在至少一个溢出比特位置处改变第一输入比特序列和/或第二输入比特序列。处理单元配置为，利用每次改变的输入比特序列重复地执行步骤a)和b)，直至逻辑运算结果不再显示溢出比特位置并且获得输出比特序列。

技术领域

本公开涉及一种加密设备和一种用于将输入比特序列、尤其描述机密的相加份额(additive share)的输入比特序列转换成可在XOR域中处理的份额的方法。本公开尤其涉及一种数据掩码的随机化的变换。

背景技术

在安全控制器(英文：security controllers)、例如芯片卡控制装置中存在如下需求：保护数据免受恶意攻击者的边信道分析。这可以通过实施掩码进行，以便在处理数据期间保护安全攸关的数据。基于各种应用领域，可以使用基于加法(ADD)运算操作或异或(XOR)运算操作的掩码。加法掩码广泛用于非对称加密的领域中，而在对称加密的领域中使用XOR逻辑运算是普遍的。

期望有一种能够实现使用两种运算操作ADD和XOR的设计方案。

发明内容

实施例提出了一种用于将输入比特序列转换成输出比特序列的加密设备，所述输入比特序列的无溢出的算术加法得出机密，所述输出比特序列的逻辑XOR逻辑运算得到所述机密。加密设备包括用于提供至少一个第一输入比特序列和第二输入比特序列的数据接口。加密设备还包括处理单元，所述处理单元配置用于：a)将第一输入比特序列和第二输入比特序列进行逻辑运算，以便获得逻辑运算结果，所述逻辑运算结果显示溢出比特位置，第一输入比特序列和第二输入比特序列在所述溢出比特位置处具有为一(1)的值；和b)在至少一个溢出比特位置处改变第一输入比特序列和/或第二输入比特序列。处理单元配置为，利用每次改变的输入比特序列重复执行步骤a)和b)，直至逻辑运算结果不再显示溢出比特位置并且获得输出比特序列。由此实现：针对相同的机密的或值得保护的数据使用ADD运算操作和XOR运算操作，因为输入比特序列在需要时能够从ADD域转变成XOR域。同时，能够避免处理未掩蔽的机密数据。

根据一个实施例，一种系统包括本文描述的加密设备。这种系统例如能够是相应的数据处理设备，例如认证系统或通信系统。

一个实施例提出一种用于将输入比特序列转换成输出比特序列的方法，所述输入比特序列的无溢出的算术加法得出机密，所述输出比特序列的逻辑XOR逻辑运算得到所述机密。该方法包括：提供至少一个第一输入比特序列和第二输入比特序列。该方法包括：a)将第一输入比特序列和第二输入比特序列进行逻辑运算，以便获得逻辑运算结果，所述逻辑运算结果显示溢出比特位置，第一输入比特序列和第二输入比特序列在所述溢出比特位置处具有为一(1)的值。该方法包括：b)在至少一个溢出比特位置处改变第一输入比特序列和/或第二输入比特序列。该方法包括：利用每次改变的输入比特序列重复执行步骤a)和b)，直至所述逻辑运算结果不再显示溢出比特位置并且获得输出比特序列。

附图说明

下面参考所附的附图阐述实施例。附图示出：

图1示出根据一个实施例的加密设备的示意框图；

图2示出了用于说明为了获得逻辑运算结果根据一个实施例的加密设备的逻辑运算器的运算的示意图；

图3示出根据一个实施例的呈伪码形式的例如由处理装置执行的方法的示意图；

图4示出根据一个实施例的根据伪码的方法的示意图，所述方法具有用于交换计算的附加方法步骤；