[发明专利]存储器装置有效
申请号: | 201910488755.3 | 申请日: | 2019-06-05 |
公开(公告)号: | CN111261210B | 公开(公告)日: | 2022-02-22 |
发明(设计)人: | 龙翔澜 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | G11C11/4063 | 分类号: | G11C11/4063;G11C7/10;G06N3/04 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 任岩 |
地址: | 中国台湾新竹*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 装置 | ||
1.一种存储器装置,包括:
一第一区块的存储单元;
一第二区块的存储单元,以储存一特征阵列;
一第三区块的存储单元,以储存一输出值阵列的类比电位;
一感测电路,耦接至该第一区块的存储单元及该第二区块的存储单元,以比较该第一区块的这些存储单元及该第二区块的这些存储单元之间的电性差异,以产生该输出值阵列的类比电位;以及
一写入电路,操作性地耦接至该第三区块,以储存该输出值阵列的类比电位于该第三区块的存储单元内。
2.如权利要求1项所述的装置,其中:
对于该第一区块内的一组框的单元,该感测电路被配置以比较该特征阵列与该组框内各个框之间的电性差异,以产生该输出值阵列,其中该输出值阵列内各个值对应于该组框内的一个框,并表示来自其对应框的类比值与来自该特征阵列的类比值之间的电性差异。
3.如权利要求2项所述的装置,包含多个总线产生电路,这些总线产生电路与比较这些电性差异的该感测电路协调将该组框及该特征阵列的多个总线应用于该第一区块及该第二区块。
4.如权利要求1项所述的装置,其中该第一区块被配置以储存一输入阵列。
5.如权利要求1项所述的装置,包括:
一第四区块的存储单元,以储存一过滤器阵列;
一第五区块的存储单元,以储存一输入阵列;
一卷积电路,操作性地耦接至该第四区块的存储单元及该第五区块的存储单元,以在该输入阵列上执行该过滤器阵列的一函数的原地卷积,以产生一卷积值的阵列;及
另一写入电路,操作性地耦接至该第一区块的存储单元,以将该卷积值的阵列储存在该第一区块中。
6.如权利要求5项所述的装置,其中:
该输入阵列及该过滤器阵列包括多个数位值,而该卷积电路接收这些数位值作为该函数的输入;及
对于该输入阵列中的一组框的存储单元,该函数将该过滤器阵列与该组框中各个框进行卷积以产生该卷积值的阵列,其中该卷积值的阵列中各个值对应于该组框中的一个框,且表示来自其对应框的多个数位值匹配来自该过滤器阵列的对应的数位值。
7.如权利要求6项所述的装置,包括多个总线产生电路,这些总线产生电路与该原地卷积协调将该输入阵列的该组框及该特征阵列的多个总线应用于该第五区块及该第四区块。
8.如权利要求1项所述的装置,其中操作性地耦接至该第三区块的该写入电路被配置以储存一类比电位于该第三区块的各单元中,以用于该输出值阵列。
9.如权利要求1项所述的装置,其中该写入电路对该第三区块中的每个单元施加一序列的写入脉冲,该序列的写入脉冲具有根据该输出值阵列中的一相应输出值所决定的写入脉冲数量。
10.如权利要求1项所述的装置,其中该写入电路对该第三区块中的每个单元施加一序列的写入脉冲,该序列的写入脉冲具有根据该输出值阵列中的一相应输出值所决定的一尾部长度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910488755.3/1.html,转载请声明来源钻瓜专利网。