[发明专利]存储器装置

说明书

本发明公开了一种存储器装置，包括第一区块的存储单元、第二区块的存储单元以储存特征阵列、第三区块的存储单元以储存输出值阵列。感测电路耦接至第一区块的存储单元及第二区块的存储单元，以比较第一区块的存储单元及第二区块的存储单元之间的电性差异，以产生输出值阵列。写入电路系操作性地耦接至第三区块，以储存输出值阵列于第三区块的存储单元。

技术领域

本发明是有关于一种电路，且特别是有关于一种可被用于执行机器学习的存储器内部卷积(in-memory convolution)的电路。

背景技术

卷积神经网络(Convolutional neural networks，CNN)用于机器学习中，且应用于例如语音辨识、电脑视觉、及文本处理的领域。CNN操作可以使用包括图形处理单元(graphics processing units，GPU)及GPU所耦接的动态随机存取存储器(dynamic randomaccess memory，DRAM)的系统来实现。在这样的系统中，为了进行卷积操作，数据经常在多个GPU和DRAM之间移动以通过印刷电路板上的组件，例如导电接线(trace)和接垫(pad)。然而，这种数据移动会消耗大量功率并降低性能。

一种需求在于提供用于卷积操作的装置，此装置可以改善性能并降低功耗。

发明内容

提出一种存储器装置，包括第一区块的存储单元、第二区块的存储单元以储存特征阵列、及第三区块的存储单元以储存输出值阵列。感测电路耦接至第一区块的存储单元及第二区块的存储单元，以比较第一区块的存储单元及第二区块的存储单元之间的电性差异，以产生输出值阵列。写入电路系操作性地耦接至第三区块，可储存输出值阵列于第三区块的存储单元。

如本文所使用的，类比电位的储存，可以没有验证周期来验证单元已经被改变到特定数位值所对应的目标电阻值或阈值范围。将第五区块的存储单元内的输出值储存为类比电位而不是数位值，可以改善将输出值储存在输出值阵列中的性能，因为不需要验证周期。

如本文所使用的，“原地(in-place)卷积”参照为在输入阵列上对过滤器阵列的函数进行卷积以产生输出值的阵列，其中在卷积之前，过滤器阵列和输入阵列系储存在可定址存储器中，而卷积被执行时，过滤器阵列和输入阵列仍保持储存在相同的可定址存储器中，且在执行卷积之前或期间不被移动到另一个可定址存储器。

对于第一区块中一组框的单元，感测电路被配置为比较特征阵列与此组框中每个框之间的电性差异以产生输出值阵列，其中输出值阵列中每个值对应于此组框中的一个框，并且指示来自其对应框的类比值与来自特征阵列的类比值之间的电性差异。此装置包括总线产生电路，总线产生电路系与比较电性差异的感测电路协调将此组框和特征阵列的总线应用至第一区块和第二区块。

在一个实施例中，第一区块可以被配置为储存输入阵列。在替代实施例中，此装置可进一步包括第四区块的存储单元以储存过滤器阵列，以及第五区块的存储单元以储存输入阵列。操作性地耦接到第四区块的存储单元和第五区块的存储单元的卷积电路可以在输入阵列上执行过滤器阵列的函数的原地卷积，以产生卷积值阵列。操作性地耦接到第一区块的存储单元的写入电路可以将卷积值阵列储存在第一区块中。

输入阵列和过滤器阵列可以包括数位值，而卷积电路可以接收数位值作为函数的输入。对于储存在第五区块的存储单元中的输入阵列中的一组框的单元，此函数将过滤器阵列与此组框中的每个框进行卷积以产生卷积值阵列，其中卷积值阵列中的每个值对应于此组框中的一个框，并且指示来自其对应框的数位值匹配来自过滤器阵列的对应数位值的数量。此装置包括总线产生电路，总线产生电路系与原地卷积协调将过滤器阵列和输入阵列中的此组框的总线与应用于第五区块和第四区块。