[发明专利]阵列基板及制作方法

说明书

本揭示提供一种阵列基板及制作方法。所述方法包括步骤S10：提供基板，在所述基板上沉积形成金属层；步骤S20：图案化所述金属层，形成金属走线；以及步骤S30：将所述基板放置于真空腔室，进行热处理制程，对所述金属走线进行重结晶处理。在金属走线从熔融态重新结晶之后，组成金属走线的金属晶粒尺寸变大，所述金属走线膜层的晶界和缺陷减少，从而减小电子在所述金属走线传输过程中的散射程度，降低所述金属走线的电阻率，提高所述金属走线以及阵列基板的导电能力，由于金属走线导电能力的提高，因而可以缩减形成所述金属走线的金属层厚度，减小金属层对基板翘曲的硬性，提高物理气相沉积机台的生产效率。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及制作方法。

背景技术

随着平板显示技术的发展，人们对显示装置尺寸、分辨率和画面刷新速率的追求越来越高，因此采用电阻率较低的铜取代电阻率较高的铝成为趋势。

金属膜导电机理为内部存在大量自由电子，这些电子在电场力的作用下定向移动而形成电流，使金属膜能够导电。金属导电能力主要取决于金属原子对电子的束缚以及电子在传送过程中在晶界和缺陷的散射。在薄膜晶体管(Thin Film Transistor,TFT)制作过程中，Cu膜一般采用物理气相沉积(Physical Vapor Deposition,PVD)溅射的方式沉积形成，通过PVD所沉积形成薄膜晶体管以及阵列基板膜层多为多晶结构，并且存在较多的缺陷，导致现有薄膜晶体管以及阵列基板出现金属走线电阻较大，导电能力较弱的问题。

综上所述，现有阵列基板存在金属走线电阻较大、导电能力较弱的问题。故，有必要提供一种阵列基板及制作方法来改善这一缺陷。

发明内容

本揭示实施例提供一种阵列基板及制作方法，用于解决现有阵列基板金属走线电阻较大、导电能力较弱的问题。

本揭示实施例提供一种阵列基板的制作方法，包括：

步骤S10：提供基板，在所述基板上沉积形成金属层；

步骤S20：图案化所述金属层，形成金属走线；

步骤S30：将所述基板放置于真空腔室，进行热处理制程，对所属金属走线进行重结晶处理。

根据本揭示一实施例，所述金属层的材料包括Cu、Al或Mo或者Cu、Al和Mo中任意两种或两种以上金属的合金。

根据本揭示一实施例，所述金属层包括第一金属层和第二金属层，所述第一金属层设置于所述基板上，所述第二金属层设置于所述第一金属层远离所述基板的一侧上。

根据本揭示一实施例，所述第一金属层的材料为Mo，所述第一金属层的厚度范围为100A～1000A，所述第二金属层的材料为Cu，所述第二金属层的厚度范围为1000A～10000A。

根据本揭示一实施例，所述步骤S30中，热处理所述基板的温度范围为200℃～450℃。

根据本揭示一实施例，所述步骤S30中，热处理所述基板的时间范围为5分钟～300分钟。

根据本揭示一实施例，所述制作方法还包括：

步骤S40：在所述金属层上依次沉积形成栅极绝缘层和半导体层；

步骤S50：在所述半导体层上沉积形成源漏电极层，并图案化所述源漏电极层以形成源电极和漏电极；

步骤S60：将所述基板放置于真空腔室，进行热处理制程，对所述源电极和所述漏电极进行重结晶处理；以及

步骤S70：在所述源电极、所述漏电极以及所述半导体层上沉积形成保护层以及像素电极层。

根据本揭示一实施例，所述步骤S10中，沉积所述金属层的方法为物理气相沉积。