[发明专利]一种基于数字逻辑实现的频移高斯脉冲产生电路

说明书

本发明属于电子电路技术领域，具体涉及一种基于数字逻辑实现的频移高斯脉冲产生电路，延时模块的第一输入端与延时控制信号输出端连接，延时模块的第二输入端与触发信号输出端连接；延时模块的输出端与脉冲产生逻辑模块的第一输入端连接，延时模块的输出端与脉冲组合逻辑的第一输入端连接，脉冲组合逻辑的输出端与输出端V_out连接；译码模块的输入端与控制信号输出端连接，译码模块的第一输出端与脉冲产生逻辑模块的第二输入端连接，译码模块的第二输出端与脉冲组合逻辑单元的第二输入端连接。具有低功耗、小面积、较大调节范围的有益效果。

技术领域

本发明属于电子电路技术领域，具体涉及一种基于数字逻辑实现的频移高斯脉冲产生电路。

背景技术

超宽带脉冲雷达系统通过发射超宽带脉冲信号并对回波信号进行处理，能够实现测距、定位和成像等功能。其中，超宽带脉冲信号与系统性能密切相关，信号带宽决定探测精度。超宽带脉冲信号的实现主要有基带窄脉冲和基于载波调制两种方式。通常，基带窄脉冲形式主要包括高斯脉冲及其各阶导数波形、厄尔米特脉冲波形和矩形波等。基于载波调制的超宽带脉冲信号主要通过使用各种包络信号对正弦载波进行幅度调制，常用的包络信号主要有矩形波和高斯脉冲。相比于基带窄脉冲形式，基于载波调制的超宽带脉冲信号能够通过调节载频选择合适频段，能够灵活利用频谱资源。

目前，基于CMOS工艺实现的片上频移高斯脉冲信号产生方式主要通过任意波形发生器，该方式虽然能够产生任意形状波形，但是面积和功耗都较大，不利于低功耗、高集成度的超宽带脉冲雷达系统的应用。通常，使用数字逻辑对单脉冲进行组合可以实现超宽带脉冲信号，但是传统的基于数字逻辑实现的超宽带脉冲信号，其包络主要为矩形波，具有较大的旁瓣，同时波形中包含的高次谐波会恶化功率放大器性能。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于数字逻辑实现的频移高斯脉冲产生电路。本发明要解决的技术问题通过以下技术方案实现：

控制信号输出端，用于发送外部控制信号B₁B₀；

延时控制信号输出端，用于发送延时控制信号V_c；

触发信号输出端，用于发送触发信号Trigger；

译码模块，所述译码模块的输入端与所述控制信号输出端连接，所述译码模块用于接收所述外部控制信号B₁B₀，并对所述外部控制信号B₁B₀进行译码得到译码控制信号；

延时模块，所述延时模块的第一输入端与所述延时控制信号输出端连接，所述延时模块的第二输入端与所述触发信号输出端连接，所述延时模块用于接收所述延时控制信号V_c、所述触发信号Trigger，并在所述延时控制信号V_c的控制下对所述触发信号Trigger进行延时得到延时触发信号；

脉冲产生逻辑模块，所述脉冲产生逻辑模块的第一输入端与所述延时模块的输出端连接，所述脉冲产生逻辑模块的第二输入端与所述译码模块的第一输出端连接，所述脉冲产生逻辑模块用于根据所述延时触发信号和所述译码控制信号产生单脉冲信号；

脉冲组合逻辑电路模块，所述脉冲组合逻辑电路模块的第一输入端与所述脉冲产生逻辑模块的输出端连接，所述脉冲组合逻辑电路模块的第二输入端与所述译码模块的第二输出端连接，所述脉冲组合逻辑电路模块用于根据所述译码控制信号对所述单脉冲信号进行组合得到频移高斯脉冲信号；

输出端V_out，所述输出端V_out与所述脉冲组合逻辑电路模块的输出端连接，所述输出端V_out用于输出所述频移高斯脉冲信号。

在本发明的一个实施例中，所述译码模块为2-4译码电路。