[发明专利]指令执行方法及指令执行装置

权利要求书

1.一种指令执行方法，用于处理器中，该处理器包括指令翻译器(instructiontranslator)、执行单元、架构寄存器(architecture register)及重排缓冲器(reorderbuffer)，该指令执行方法包含：

藉由该指令翻译器接收宏指令(macro-instruction)，并将该宏指令翻译成为第一微指令、第二微指令及第三微指令；其中，该指令翻译器为该第一微指令及该第二微指令标识相同的原子操作标志；

藉由该执行单元执行该第一微指令，以产生第一执行结果，并将该第一执行结果存储至临时寄存器；

藉由该执行单元执行该第二微指令，以产生第二执行结果，并将该第二执行结果存储至该架构寄存器；以及

藉由该执行单元执行该第三微指令，以从该临时寄存器读取该第一执行结果并将该第一执行结果存入该架构寄存器。

2.如权利要求1所述的指令执行方法，其中，该原子操作标志表征该第一微指令的第一目的操作数(destination)及该第二微指令的第二目的操作数均指向该架构寄存器。

3.如权利要求1所述的指令执行方法，其中，该原子操作标志标识在该第一微指令及该第二微指令在该重排缓冲器中分别对应的第一重排缓冲器条目(ROB entry)及第二重排缓冲器条目中。

4.如权利要求1所述的指令执行方法，其中，当该第一微指令在被该执行单元执行之前，该第一微指令被检测到其对应的至少一源操作数(source operand)发生在前例外时，该第一微指令不退出(retire)。

5.如权利要求1所述的指令执行方法，其中，当该第一微指令在被该执行单元执行之后，该第一微指令被检测到该第一执行结果发生第一例外时，根据该原子操作标志将该第一例外标识在该第二微指令。

6.如权利要求5所述的指令执行方法，其中将该第一例外标识在该第二微指令在该重排缓冲器中对应的第二重排缓冲器条目中，且该第一微指令退出。

7.如权利要求5所述的指令执行方法，其中该第二微指令不退出，该重排缓冲器传送对应该第一例外的标识位置与第一错误代码到该指令翻译器，使该指令翻译器依据该标识位置与该第一错误代码执行对应的例外处理程序。

8.如权利要求5所述的指令执行方法，其中该第二微指令被检测到发生第二例外时，该重排缓冲器传送对应该第一例外的标识位置与第一错误代码到该指令翻译器，使该指令翻译器依据该标识位置与该第一错误代码执行对应的例外处理程序。

9.如权利要求1所述的指令执行方法，其中，当该第一微指令在被该执行单元执行之后该第一执行结果被检测为正常结果，且该第二微指令被检测到发生第二例外时，该第一微指令退出。

10.如权利要求9所述的指令执行方法，其中该第二例外包含格式例外、无效例外、除数为零、精度例外、下溢例外或上溢例外。

11.如权利要求9所述的指令执行方法，其中该第二微指令不退出，该重排缓冲器传送对应该第二例外的标识位置与第二错误代码到该指令翻译器，使该指令翻译器依据该标识位置与该第二错误代码做预先的处理。

12.如权利要求1所述的指令执行方法，其中，当该第一微指令或该第二微指令被检测到发生例外时，该执行单元重新执行该第一微指令及该第一微指令之后的所有微指令。