[发明专利]一种无线接收器的解调电路

权利要求书

1.一种无线接收器的解调电路，其特征在于，包含：

前级模拟解调器（950），其输入端连接天线端口，其输出端连接数字抗干扰电路（960）；

数字抗干扰电路（960），其输入端连接前级模拟解调器（950），其输出端连接后级数字解调器（970）；

后级数字解调器（970），其输入端连接数字抗干扰电路（960），其输出端输出解调后的数据；

所述的数字抗干扰电路（960）包含：

时钟二分频器（100），其输入端连接前级模拟解调器（950）的输出端，其输出端连接边沿抗干扰组件（200）、脉冲间相对位置计数器（300）和脉冲间相对位置特征信息提取组件（400）的输入端，用于实现时钟边沿的宽度抗干扰；

边沿抗干扰组件（200），其输入端连接前级模拟解调器（950）和时钟二分频器（100）的输出端，其输出端连接脉冲间相对位置计数器（300）、脉冲间相对位置特征信息提取组件（400）和后级数字解调器（970）的输入端，用于实现数据边界的抗干扰；

脉冲间相对位置计数器（300），其输入端连接前级模拟解调器（950）、时钟二分频器（100）和边沿抗干扰组件（200）的输出端，其输出端连接脉冲间相对位置特征信息提取组件（400）的输入端，用于实现连续两个脉冲之间的计数；

脉冲间相对位置特征信息提取组件（400），其输入端连接时钟二分频器（100）、边沿抗干扰组件（200）和脉冲间相对位置计数器（300）的输出端，其输出端连接后级数字解调器（970）的输入端，用于实现连续两个脉冲之间计数显示的特征信息的提取。

2.如权利要求1所述的无线接收器的解调电路，其特征在于，所述的时钟二分频器（100）包含：寄存器（101），其负沿时钟输入端输入前级模拟解调器（950）输出的解调时钟信号（911），其数据输出端连接一个非门后连接至其数据输入端，其数据输出端输出二分频时钟信号（941）。

3.如权利要求2所述的无线接收器的解调电路，其特征在于，所述的边沿抗干扰组件（200）包含：多个异步复位延迟触发器（201）、两个同步数据延迟触发器（202）、以及一个脉冲记录产生逻辑电路（203）；

每一个异步复位延迟触发器（201）和每一个同步数据延迟触发器（202）的正沿时钟输入端都连接时钟二分频器（100）输出的二分频时钟信号（941），每一个异步复位延迟触发器（201）的负电平异步复位端RN都连接前级模拟解调器（950）输出的解调数据信号（912），前级异步复位延迟触发器（201）或同步数据延迟触发器（202）的输出端连接后级异步复位延迟触发器（201）或同步数据延迟触发器（202）的输入端，当解调数据信号（912）为低电平，则所有的异步复位延迟触发器（201）复位，当解调数据信号（912）为高电平时，同步数据延迟触发器（202）将异步复位的多个延迟触发器（201）输出进行逐步同步输出，脉冲记录产生逻辑电路（203）包含一个非门电路和一个与门电路，一个同步数据延迟触发器（202）输出的同步数据经过非门电路后输入与门电路，另一个同步数据延迟触发器（202）输出的同步数据直接输入与门电路，在信号上升沿，脉冲记录产生逻辑电路（203）产生一个时钟周期的脉冲有效标志信号（921）。

4.如权利要求3所述的无线接收器的解调电路，其特征在于，异步复位延迟触发器（201）的数目由边沿干扰的高电平的最大宽度决定，每增加一个异步复位延迟触发器（201），抵抗干扰高电平的最大宽度增加一个二分频时钟信号（941）的时钟周期。