[发明专利]一种套刻标记形貌和测量条件优化方法

说明书

本发明公开了一种套刻标记形貌和测量条件优化方法，属于光刻领域。首先，根据光刻工艺确定套刻标记形貌结构和材料光学常数。其次，通过解析或数值的建模方法可计算套刻光学表征曲线。然后，根据泰勒公式得到套刻测量重复性精度和准确度的表达式。接着，选择待优化变量和合适的多目标算法，对套刻测量重复性精度和准确度进行优化，获得多个帕累托优化结果。最后，验证多个帕累托优化结果的鲁棒性，选择鲁棒性较好的结果作为最终优化结果。本发明公开的方法对eDBO方法的套刻标记形貌和测量条件同时进行了优化，最终优化结果具有重复性精度高、测量准确度高、测量鲁棒性好的特点，满足了光刻工艺中套刻误差测量的需要。

技术领域

本发明属于光刻领域，更具体地，涉及一种套刻标记形貌和测量条件优化方法。

背景技术

随着集成电路工艺的飞速发展，集成电路由小规模发展到极大规模，其关键尺寸(Critical Dimension,CD)也由微米级不断减小至今天的7nm节点。集成电路的制造过程包括材料制备、光刻、清洗、刻蚀、掺杂、化学机械抛光等多个工序，其中尤以光刻工艺最为关键。光刻工艺的主要指标有分辨率、焦深、关键尺寸、对准和套刻精度等。其中，套刻指的是当前光刻工艺层和前层工艺层的对准关系，一般要求套刻误差不大于关键尺寸的1/3，因此套刻误差的快速测量与精确评估是保证工艺及器件性能的关键。

Haiyong Gao等人在文献“Comparison study of diffraction-based overlayand image-based overlay measurements on programmed overlay errors”中总结，套刻测量方法大致可以分为两类：基于图形的套刻测量 (Image-Based Overlay,IBO)和基于衍射的套刻测量(Diffraction-Based Overlay,DBO)。韦亚一在文献《超大规模集成电路先进光刻理论与应用》中提到，为了测量前后工艺层的套刻误差，这两种方法都需要在相互套准的前后工艺层上的同一位置设计套刻标记，然后通过套刻测量设备对套刻标记进行测量，从而得到套刻误差测量结果。这些标记通常是在曝光区域的边缘，又叫“scribeline”或“kerf”区域。

Jie Li等人在文献“Evaluating Diffraction-Based Overlay”中提到，DBO 方法主要包含eDBO和mDBO(model-based DBO)两种。对于mDBO方法，专利CN103472004B中提到，由于其需要大量构建套刻标记的正向光学特性模型，因而难以满足实际测量的时间需求。对于eDBO方法，专利 CN103454861B中提到该方法具有测量速度快，采样面积小的优点，同时消除了传统测量方法的许多误差项，如定位误差、焦面误差、像差因素和机械振动等。此外，中国专利CN200510091733，美国专利US7173699B2、 US7477405B2、US7428060B2和US6985232B2中均公开了这样的方法。

eDBO方法基于套刻光学表征曲线的局部线性关系提取套刻误差。在套刻光学表征曲线200原点O处，套刻偏移量δ与光学表征量I近似呈线性关系：

I＝Kδ (8)

其中，套刻偏移量δ和测量灵敏度K均为未知量，难以通过单次测量确定二者的数值。为此，eDBO通过引入已知套刻偏移量的方式，以差分法实现套刻误差的提取。

典型的eDBO套刻标记俯视图见300所示，301和304用来测量X方向上的套刻误差，302和303用来测量Y方向上的套刻误差。以X方向为例，待求套刻误差为ε，在两个套刻标记单元301、304上分别引入了已知套刻偏移量+D和-D，对应剖面图见图3(b)和3(c)，则两个单元总的套刻偏移量δ^±分别为D+ε和-D+ε。因此根据式(8)两个套刻标记单元的光学表征量分别如下式：

I⁺＝K(D+ε) (9)

I^－＝K(-D+ε) (10)