[发明专利]一种锁相环电路

权利要求书

1.一种锁相环电路，其特征在于，包括主环路和负反馈补偿支路；所述主环路包括：

鉴频鉴相器，用于检测参考信号与输入信号的相位差，并输出对应的检测结果信号；

与所述鉴频鉴相器连接的电荷泵，用于生成并输出与所述检测结果信号对应的电压信号；

与所述电荷泵连接的第一滤波器，用于对所述电压信号进行滤波以输出锁定电压；

与所述第一滤波器连接的压控振荡器，用于生成并输出与所述锁定电压对应的振荡信号；

与所述压控振荡器连接的调压电路，用于对所述振荡信号进行大小调节，生成并输出所述输入信号至所述鉴频鉴相器；

所述负反馈补偿支路的输入端与所述鉴频鉴相器连接，所述负反馈补偿支路的输出端与所述第一滤波器中的MOS管电容连接，用于生成并输出与所述检测结果信号对应的补偿电流，以便对所述MOS管电容进行漏电补偿。

2.根据权利要求1所述的锁相环电路，其特征在于，所述负反馈补偿支路的带宽小于所述主环路的带宽。

3.根据权利要求2所述的锁相环电路，其特征在于，所述负反馈补偿支路包括：

输入端与所述鉴频鉴相器连接的bang-bang鉴相器，用于生成并输出与所述检测结果信号对应的符号信号；

与所述bang-bang鉴相器连接的累加器，用于根据所述符号信号执行累加计算并输出数字累加信号；

与所述累加器连接的数模转换器，用于将所述数字累加信号转换为模拟电压信号并输出；

与所述数模转换器连接的电压-电流转换器，用于输出与所述模拟电压信号对应的补偿电流至所述第一滤波器中的所述MOS管电容。

4.根据权利要求3所述的锁相环电路，其特征在于，所述累加器具体用于：

在所述符号信号为低电平时，执行步进加1的累加计算；在所述符号信号为高电平时，执行步进减1的累加计算。

5.根据权利要求4所述的锁相环电路，其特征在于，所述负反馈补偿支路还包括：

连接在所述数模转换器与所述电压-电流转换器之间的第二滤波器。

6.根据权利要求5所述的锁相环电路，其特征在于，所述第二滤波器包括若干个串联的滤波单元；各个所述滤波单元均包括第一电阻和第一电容；

所述第一电阻的第一端作为所述滤波单元的输入端；所述第一电阻的第二端与所述第一电容的第一端连接，并作为所述滤波单元的输出端；所述第一电容的第二端接地。

7.根据权利要求2所述的锁相环电路，其特征在于，所述负反馈补偿支路包括：

输入端与所述鉴频鉴相器连接的时间数字转换器，用于生成并输出与所述检测结果信号对应的数字信号；

与所述时间数字转换器连接的sigma-delta数模转换器，用于将所述数字信号转换为模拟电压信号并输出；

与所述sigma-delta数模转换器连接的电压-电流转换器，用于输出与所述模拟电压信号对应的补偿电流至所述第一滤波器中的所述MOS管电容。

8.根据权利要求1至7任一项所述的锁相环电路，其特征在于，所述第一滤波器包括第二电容、第三电容和第二电阻；

所述第二电容的第一端与所述第二电阻的第一端连接，并与所述电荷泵的输出端、所述压控振荡器的输入端连接；所述第二电阻的第二端与所述第三电容的第一端连接；所述第二电容的第二端和所述第三电容的第二端均接地。

9.根据权利要求8所述的锁相环电路，其特征在于，所述第三电容与所述第二电容的容值之比为10:1。

10.根据权利要求9所述的锁相环电路，其特征在于，所述第三电容为所述MOS管电容，所述第三电容的栅极与所述第二电阻的第二端和所述负反馈补偿支路的输出端连接。