[发明专利]电子装置、存储器装置及其存储器单元的写入操作方法有效
申请号: | 201910519102.7 | 申请日: | 2019-06-18 |
公开(公告)号: | CN110619904B | 公开(公告)日: | 2021-09-14 |
发明(设计)人: | 马合木提·斯楠吉尔;陈炎辉;林彦廷;廖宏仁;张琮永 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | G11C11/417 | 分类号: | G11C11/417;G11C11/412 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电子 装置 存储器 及其 单元 写入 操作方法 | ||
1.一种存储器装置,包括:
存储器单元,包括:
传输门;
交叉耦合反相器电路,可操作地连接到所述传输门,所述交叉耦合反相器包括交叉耦合的第一三态反相器和反相器;以及
第二三态反相器,可操作地连接到所述交叉耦合反相器电路中的所述反相器的输出;
选择电路,其中所述选择电路的输出可操作地连接到与所述存储器单元相关联的第一位线;
存储器单元存储装置,其中:
所述存储器单元存储装置的输入可操作地连接到与所述存储器单元相关联的第二位线;
所述存储器单元存储装置的输出可操作地连接到所述选择电路的输入。
2.根据权利要求1的存储器装置,其中,所述存储器装置包括静态随机存取存储器装置。
3.根据权利要求1的存储器装置,其中,所述传输门和所述交叉耦合反相器电路包括写端口并且所述第二三态反相器包括读端口。
4.根据权利要求3的存储器装置,其中,
所述传输门包括可操作地并联连接的n型晶体管和p型晶体管;
所述第一三态反相器包括串联连接的两个p型晶体管和串联连接的两个n型晶体管,其中所述两个p型晶体管和所述两个n型晶体管串联连接;
所述反相器包括串联连接的p型晶体管和n型晶体管;以及
所述第二三态反相器包括串联连接的两个p型晶体管和串联连接的两个n型晶体管,其中两个p型晶体管和两个n型晶体管串联连接。
5.根据权利要求4所述的存储器装置,其中,所述写端口中的n型晶体管和p型晶体管的一个或多个阈值电压不同于所述读端口中的n型晶体管和p型晶体管的一个或多个阈值电压。
6.根据权利要求1所述的存储器装置,其中,
所述选择电路的所述输入包括所述选择电路的第一输入;并且
所述存储器装置还包括:
输入存储装置,用于存储要写入所述存储器单元的输入数据;
掩码存储装置,用于存储掩码数据,所述掩码数据指示是否掩蔽对所述存储器单元的写入操作;和
输出存储装置,其中:
所述存储器单元存储装置的所述输出可操作地连接到所述输出存储装置的输入;
所述输入存储装置的输出可操作地连接到所述选择电路的第二输入;和
所述掩码存储装置的输出可操作地连接到所述选择电路的选择输入。
7.根据权利要求6所述的存储器装置,其中,所述输入存储装置、所述存储器单元存储装置、所述掩码存储装置和所述输出存储装置均包括锁存器电路并且所述选择电路包括多路复用器。
8.根据权利要求6所述的存储器装置,进一步包括:驱动器电路,其中所述驱动器电路的输入可操作地连接到所述输入存储装置的输出,并且所述驱动器电路的输出可操作地连接到所述存储器单元存储装置的输入。
9.根据权利要求1所述的存储器装置,其中,
所述存储器单元包括在存储器阵列中,所述存储器阵列包括分组为多个子阵列的多个存储器单元,其中,每个子阵列包括所述多个存储器单元的子集;
多条局部读位线,其中,每条局部读位线可操作地连接到相应子阵列中的所述多个存储器单元的子集;以及
全局读位线,其中,所述多条局部读位线可操作地连接到所述全局读位线。
10.根据权利要求9所述的存储器装置,进一步包括:
输入存储装置;和
写位线,可操作地连接到所述输入存储装置的输出,其中所述写位线可操作地连接到所述存储器阵列中的多个存储器单元。
11.根据权利要求10所述的存储器装置,其中,所述存储器装置还包括输出存储装置,所述输出存储装置和所述输入存储装置均包括锁存器电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910519102.7/1.html,转载请声明来源钻瓜专利网。