[发明专利]非易失性存储器设备及该非易失性存储器设备的读写方法

说明书

非易失性存储器设备及该非易失性存储器设备的读写方法。一种非易失性存储器设备包括联接在全局位线和全局字线之间的存储器单元。位线控制电路被配置为基于读信号将位线读偏置电压施加到全局位线。回跳检测电路联接到全局字线，并且被配置为通过检测存储器单元的回跳来生成数据输出信号和电流使能信号。字线控制电路被配置为基于读信号将字线读偏置电压施加到全局字线，并且可基于电流使能信号增加流过存储器单元的电流量。

技术领域

本公开的各种实施方式总体上涉及半导体技术，更具体地，涉及一种非易失性存储器设备以及该非易失性存储器设备的读写方法。

背景技术

电子装置包括大量电子元件，并且计算机系统包括大量半导体设备，各个半导体设备包括半导体。计算机系统可包括存储器设备。动态随机存取存储器(DRAM)由于其所提供的关于利用随机存取以快速和稳定的速度存储和输出数据的优点而广泛用作通用存储器设备。然而，由于具有包括电容器的存储器单元，DRAM具有易失性特性，由此当断电时其丢失所存储的数据。为了克服DRAM的缺点而公开了闪存设备。由于具有包括浮栅的存储器单元，闪存设备具有非易失性特性，由此即使当断电时其也保持所存储的数据。然而，与DRAM相比，闪存设备由于其以缓慢速度存储和输出数据并且不可随机存取而具有缺点。

诸如相变存储器(PCM)、磁RAM(MRAM)、电阻RAM(ReRAM)和铁电RAM(FRAM)的下一代存储器设备具有提供快速操作速度和非易失性特性的优点。具体地，PCM具有包括硫属化物的相变存储器单元并且能够通过改变存储器单元的电阻值来存储数据。

发明内容

在本公开的实施方式中，一种非易失性存储器设备可包括存储器单元、位线控制电路、回跳检测电路和字线控制电路。存储器单元可联接在全局位线和全局字线之间。位线控制电路可被配置为基于读信号将位线读偏置电压施加到全局位线。回跳检测电路可联接到全局字线，并且可被配置为通过检测存储器单元的回跳来生成数据输出信号和电流使能信号。字线控制电路可被配置为基于读信号将字线读偏置电压施加到全局字线，并且可基于电流使能信号增加流过存储器单元的电流量。

在本公开的实施方式中，一种非易失性存储器设备可包括存储器单元、位线控制电路、回跳检测电路和字线控制电路。存储器单元可联接在全局位线和全局字线之间。位线控制电路可被配置为基于写信号将位线写偏置电压施加到全局位线，并且可基于写信号和电流使能信号来变化地改变全局位线的电压电平。回跳检测电路可联接到全局字线，并且可被配置为通过检测存储器单元的回跳来生成电流使能信号。字线控制电路可被配置为基于写信号将字线写偏置电压施加到全局字线，并且可基于电流使能信号增加流过存储器单元的电流量。

在本公开的实施方式中，一种非易失性存储器设备的读方法可包括横跨存储器单元施加读电压，该读电压用于导致低电阻状态的存储器单元中的回跳。读方法可包括根据是否发生存储器单元的回跳，选择性地增加流过存储器单元的电流量。

在本公开的实施方式中，一种非易失性存储器设备的写方法可包括横跨联接在全局位线和全局字线之间的存储器单元施加写电压，该写电压用于导致低电阻状态的存储器单元或高电阻状态的存储器单元中的回跳；并且可根据写信号以及是否发生存储器单元的回跳来改变流过存储器单元的电流量。

附图说明

图1示出根据本公开的实施方式的非易失性存储器设备的配置。

图2示出根据存储器单元的电阻分布的存储器单元的阈值电压。

图3示出图1所示的位线控制电路的配置。

图4示出图1所示的回跳检测电路的配置。

图5A和图5B示出图1所示的字线控制电路的配置。

图6A和图6B是示出根据本公开的实施方式的非易失性存储器设备的读操作和写操作的时序图。

图7示出例示包括根据实施方式的半导体存储器设备的存储卡的图。