[发明专利]顶栅结构及其制备方法、阵列基板、显示设备

说明书

本发明实施例提供一种顶栅结构及其制备方法、阵列基板、显示设备。顶栅结构包括栅绝缘层以及形成于所述栅绝缘层之上的栅极层，所述栅极层覆盖部分栅绝缘层，将另一部分栅绝缘层暴露形成栅绝缘层凸部，其特征在于，还包括形成于所述栅极层之上的补偿层，所述补偿层将所述栅绝缘层凸部覆盖；本发明有效降低DGS不良，提升产品良率。

技术领域

本发明涉及显示技术领域，具体涉及一种顶栅结构及其制备方法、阵列基板、显示设备。

背景技术

目前AMOLED(Active-matrix organic light-emitting diode，中译：有源矩阵有机发光二极体或主动矩阵有机发光二极体)产品正向着高清、大尺寸和高刷新频率进行。这就对AMOLED驱动电路的TFT有了更高的要求。目前用于AMOLED驱动电路的TFT结构主要有蚀阻挡层结构(ESL)、顶栅结构(Top Gate)、背沟道刻蚀结构(BCE)。其中Top Gate能够有效的降低寄生电容，刷新频率更好；沟道更短，尺寸更小，更能满足AMOLED发展的需要，故TopGate结构是未来研发的一个重点方向。

顶栅结构薄膜晶体管技术中薄膜晶体管栅极与源漏极层(SD)无重叠，因此寄生电容非常低，同时由于布局灵活，所以在高分辨率、高刷新率、窄边框、低功耗的大尺寸OLED产品应用方面更具优势。然而，现有技术的顶栅结构中，在层间电介质层(Inter LayerDielectrics)与源漏极层(SD)的交叠处会出现褶皱，导致栅极层(Gate)与源漏极层(SD)之间的层间电介质层由于覆盖能力差导致厚度变薄，这种褶皱在源漏极层沉积后会形成类似尖端现象，引发电流聚集从而引起Heating(避雷针作用)，在层间电介质层最薄的区域发生相对较高的发热现象，发热引起层间电介质层空隙变大或者引起应力部分变形，导致发生DGS(Data Gate Short，栅线和数据线短接)不良。

发明内容

本发明实施例所要解决的技术问题是，提供一种顶栅结构及其制备方法、阵列基板、显示设备，有效降低DGS不良，提升产品良率。

为了解决上述技术问题，本发明实施例提供了一种顶栅结构，包括栅绝缘层以及形成于所述栅绝缘层之上的栅极层，所述栅极层覆盖部分栅绝缘层，将另一部分栅绝缘层暴露形成栅绝缘层凸部，还包括形成于所述栅极层之上的补偿层，所述补偿层将所述栅绝缘层凸部覆盖。

可选地，所述补偿层的材质为金属氧化物。

可选地，所述栅极层的材质为金属。

可选地，还包括形成于所述补偿层之上的层间电介质层。

可选地，还包括形成于所述层间电介质层之上的源漏极层。

可选地，所述补偿层的厚度为0.1um-1um。

本发明实施例还提供了一种阵列基板，包括前述顶栅结构。

本发明实施例还提供了一种显示设备，包括前述的阵列基板。

为了解决上述技术问题，本发明实施例还提供了一种顶栅结构的制备方法，包括：

形成栅绝缘层；

在所述栅绝缘层之上形成栅极层，所述栅极层覆盖部分栅绝缘层，将另一部分栅绝缘层暴露形成栅绝缘层凸部；

在栅极层之上形成覆盖所述栅绝缘层凸部的补偿层。

可选地，所述在栅极层之上形成覆盖所述栅绝缘层凸部的补偿层，包括：

通过阳极氧化工艺将部分栅极层氧化，使氧化后的部分栅极层向外延伸覆盖所述栅绝缘层凸部，形成所述补偿层。