[发明专利]半导体器件和制造其的方法

说明书

可以提供一种半导体器件，其包括：衬底，具有第一表面和面对第一表面的第二表面，衬底具有通路孔，通路孔从衬底的第一表面朝向衬底的第二表面延伸；在通路孔中的穿通通路；在衬底的第一表面上的半导体部件；以及内部缓冲结构，与通路孔间隔开并在通路孔与半导体部件之间，内部缓冲结构从衬底的第一表面朝向衬底的内部延伸，内部缓冲结构的顶端在比穿通通路的顶端高的水平处。

技术领域

本发明构思涉及半导体器件和/或制造半导体器件的方法，更具体地，涉及具有硅穿通通路的半导体器件和/或制造该半导体器件的方法。

背景技术

当今电子工业的趋势是以合理的价格制造更轻、更紧凑、更高速、多功能和更高性能的产品。使用多芯片堆叠封装技术或系统级封装技术来满足该趋势。在多芯片堆叠封装技术或系统级封装技术中采用穿通硅通路(TSV)。

关于多芯片堆叠封装或系统级封装，单个半导体封装可以执行多个单元半导体器件的功能。虽然多芯片堆叠封装或系统级封装可以比典型的单芯片封装稍厚，但是这种封装具有与单芯片封装相当的平面尺寸(或占位面积(footprint))，因而广泛用于高-端、紧凑且便携的产品，诸如移动电话、膝上型计算机、存储卡或便携式摄像机。

发明内容

本发明构思的一些示例实施方式提供了具有提高的结构稳定性的半导体器件和/或制造该半导体器件的方法。

本发明构思的一些示例实施方式提供了具有改善的集成的半导体器件和制造该半导体器件的方法。

本发明构思的目的不限于上述内容，并且本领域技术人员将由以下描述清楚地理解上面未提及的其它目的。

根据本发明构思的一示例实施方式，一种半导体器件包括：衬底，具有第一表面和面对第一表面的第二表面，衬底具有通路孔，通路孔从衬底的第一表面朝向衬底的第二表面延伸；在通路孔中的穿通通路；在衬底的第一表面上的半导体部件；以及内部缓冲结构，与通路孔间隔开并在通路孔与半导体部件之间，内部缓冲结构从衬底的第一表面朝向衬底的内部延伸，内部缓冲结构的顶端在比穿通通路的顶端高的水平处。

根据本发明构思的一示例实施方式，一种半导体器件包括：衬底；穿通通路，从衬底的第一表面延伸到衬底中；在衬底的第一表面上的半导体部件；围绕穿通通路的内部缓冲结构，内部缓冲结构与穿通通路间隔开第一距离；以及围绕穿通通路的外部缓冲结构，外部缓冲结构与穿通通路间隔开第二距离，第二距离大于第一距离，第一距离和第二距离的每个小于穿通通路与半导体部件之间的距离。

根据本发明构思的一示例实施方式，一种制造半导体器件的方法包括：提供衬底，衬底包括连接区和与连接区间隔开的器件区；在衬底的器件区上形成半导体部件；蚀刻衬底的连接区以形成通路孔，通路孔从衬底的第一表面延伸到衬底中；形成填充通路孔的穿通通路；形成层间电介质层，层间电介质层覆盖半导体部件和穿通通路；以及蚀刻连接区上的层间电介质层和衬底以形成缓冲结构，缓冲结构从层间电介质层的顶表面延伸到衬底中。缓冲结构可以是气隙，衬底的一部分从该气隙被去除。气隙可以与通路孔间隔开并围绕通路孔。

附图说明

图1示出了显示根据本发明构思的一示例实施方式的半导体器件的俯视图。

图2示出了根据本发明构思的一示例实施方式的沿图1的线IIA-IIA'和IIB-IIB'截取的半导体器件的剖视图。

图3示出了图2的部分III的放大图。

图4示出了根据本发明构思的一示例实施方式的沿图1的线IIA-IIA'和IIB-IIB'截取的半导体器件的剖视图。

图5示出了显示根据本发明构思的一示例实施方式的半导体器件的俯视图。

图6示出了根据本发明构思的一示例实施方式的沿图5的线VIA-VIA'和VIB-VIB'截取的半导体器件的剖视图。