[发明专利]具有位于重分布层下方的复合阻挡层的半导体结构及其制造方法

说明书

本发明提供了一种半导体结构的机制，该半导体结构具有位于重分布层下方的复合阻挡层。半导体结构包括：衬底、钝化层、复合阻挡层以及重分布层(RDL)，衬底包括位于衬底上的顶部金属层；钝化层位于顶部金属层上方并且具有位于其中并暴露顶部金属层的开口；复合阻挡层位于钝化层和开口上方，该复合阻挡层包括中心层、底层以及上层，其中中心层夹在底层和上层之间；以及重分布层(RDL)位于复合阻挡层上方并与下面的顶部金属层电连接。本发明涉及具有位于重分布层下方的复合阻挡层的半导体结构及其制造方法。

本申请是于2014年07月31日提交的申请号为201410373198.8的题为“具有位于重分布层下方的复合阻挡层的半导体结构及其制造方法”的中国发明专利申请的分案申请。

技术领域

本发明涉及具有位于重分布层下方的复合阻挡层的半导体结构及其制造方法。

背景技术

降低半导体器件的尺寸以及增大半导体器件中的集成电路的密度的需求极大地驱动了集成电路(IC)的制造。引线接合将半导体器件连接至封装衬底。当半导体器件的尺寸缩小时，IC封装工艺也需要改进以降低封装件尺寸。然而，引线接合需要用于IC封装的额外空间，并且可能导致高速半导体器件的应用中的信号延迟。

用于封装较小的半导体器件的封装方法被称为晶圆级封装(WLP)，其中将集成电路管芯封装在一起。在集成电路管芯的互连结构上方形成重分布层(RDL)以重新接线并且将外部终端重新定位在期望的位置处。WLP中包括的RDL也为相应的集成电路管芯的接触焊盘扇出引线，从而使得可以制造间距比管芯的接触焊盘的间距更大的电接触件。

发明内容

为了解决现有技术中存在的问题，根据本发明的一方面，提供了一种半导体结构，包括：衬底，包括位于所述衬底上的顶部金属层；钝化层，位于所述顶部金属层上方，所述钝化层中具有暴露所述顶部金属层的开口；复合阻挡层，位于所述钝化层和所述开口上方，所述复合阻挡层包括：底层，位于所述钝化层和所述开口上方；中心层，位于所述底层上方；和上层，位于所述中心层上方；以及重分布层(RDL)，位于所述复合阻挡层的上方并且与下面的所述顶部金属层电连接。

在上述半导体结构中，所述顶部金属层包括铜(Cu)。

在上述半导体结构中，所述底层和所述上层均包括钽(Ta)或钛(Ti)。

在上述半导体结构中，所述中心层包括氮化钽(TaN)或氮化钛(TiN)。

在上述半导体结构中，所述RDL包括铝(Al)。

在上述半导体结构中，所述顶部金属层的材料不同于所述RDL的材料。

在上述半导体结构中，所述底层和所述上层的厚度均在约1nm至约30nm的范围内。

在上述半导体结构中，所述中心层的厚度在约10nm至约300nm的范围内。

在上述半导体结构中，还包括：保护层，位于所述RDL上方，所述保护层中具有暴露所述RDL的上开口；凸块下金属(UBM)层，位于所述上开口上方；以及凸块，位于所述UBM层上方。

在上述半导体结构中，还包括位于所述复合阻挡层和所述RDL之间的另一复合阻挡层。

根据本发明的另一方面，还提供了一种制造半导体结构的方法，包括：在衬底上的顶部金属层上方沉积钝化层；在所述钝化层中形成开口以暴露所述顶部金属层；在所述钝化层和所述开口上方沉积复合阻挡层，包括：在所述钝化层和所述开口上方沉积底层；在所述底层上方沉积中心层；和在所述中心层上方沉积上层；以及在所述复合阻挡层上方沉积重分布层(RDL)。

在上述方法中，还包括：在所述RDL上方沉积保护层，其中，所述保护层具有上开口以暴露部分所述RDL；在所述上开口上方沉积凸块下金属(UBM)层；以及在所述UBM层上方形成凸块。