[发明专利]使用非易失性存储器单元的乘法

说明书

本发明题为“使用非易失性存储器单元的乘法。”本文描述了用于使用非易失性存储器单元执行乘法的技术。被乘数可以存储在包括多个非易失性存储器单元的节点中。被乘数被存储在包括多个非易失性存储器单元的节点中。在一个方面，所述节点中的每个存储器单元连接到相同的位线。可以将乘法电压施加到所述节点中的每个存储器单元。所述节点中的每个存储器单元通过将存储器单元电流传递到位线来响应所述乘法电压。所述一个或多个乘法电压同时施加到所述节点中的每个存储器单元，使得每个存储器单元的所述存储器单元电流在所述位线中流动。所述位线电流的量值表示所述乘数和所述被乘数的乘积。可以使用连接到相同位线的存储器单元的“n”个节点来执行矢量/矢量乘法。

背景技术

半导体存储器广泛用于各种电子设备，诸如移动计算设备、移动电话、固态驱动器、数字相机、个人数字助理、医疗电子设备、服务器和非移动计算设备。半导体存储器可包括非易失性存储器或易失性存储器。即使当非易失性存储器器件未连接到电源(例如，电池)时，非易失性存储器设器件也允许存储或保留信息。

非易失性存储器的示例包括但不限于磁阻存储器(例如，MRAM)、相变存储器(例如，PCM)、铁电场效应晶体管(FeFET)存储器、铁电存储器(例如，FeRAM)和闪存存储器(例如，NAND型和NOR型闪存存储器)。

附图说明

图1A示出了存储器系统和主机的实施方案。

图1B示出了存储器核心控制电路的实施方案。

图1C示出了电压发生器的一个实施方案的进一步细节。

图2A示出了N到M人工神经网络的示例。

图2B示出了交叉点存储器阵列的一部分的示例。

图3A是可用于执行乘法的装置的一个实施方案的图。

图3B是用于使用节点中的不同大小的非易失性存储器单元执行乘法的装置的一个实施方案的图。

图3C是用于执行将不同电压施加到节点中的非易失性存储器单元的乘法的装置的一个实施方案的图。

图3D是节点的存储器单元是三端器件的装置的图。

图4A示出了可用于执行乘法的示例性双端存储器单元。

图4B和图4C示出了可用于执行乘法的两个示例性三端存储器单元。

图5A是可用于使用双端存储器单元执行乘法与累加(MAC)的交叉点阵列的一个实施方案的图。

图5B示出了具有交叉点阵列的装置的一个实施方案，该交叉点阵列可用于使用三端存储器单元执行矢量/矢量乘法。

图6A是可用于通过将不同电压施加到节点中的双端存储器单元来执行MAC的存储器阵列的一个实施方案的图。

图6B是可用于通过将不同电压施加到节点中的三端存储器单元来执行MAC的存储器阵列的一个实施方案的图。

图7是使用非易失性存储器单元将两个矢量相乘的过程的一个实施方案的流程图。

图8是可用于在使用非易失性存储器单元的乘法运算期间提供电压的电路的一个实施方案的图。

图9示出了存储器单元各自存储被乘数的两个位的阵列的一个实施方案。

具体实施方式