[发明专利]薄膜晶体管及GOA电路

说明书

本申请实施例提供的薄膜晶体管及GOA电路，通过在薄膜晶体管中设置一辅助电极，该辅助电极与栅极同层形成，且该辅助电极与漏极的一部分相对设置；也即，通过辅助电极与漏极的一部分相对设置形成一辅助电容，该辅助电容与该薄膜晶体管的关态电容串联，从而可以减小总的电容值，降低信号走线上的电容负载，进而提高液晶面板的性能。

技术领域

本申请涉及显示技术领域，具体涉及一种薄膜晶体管及GOA电路。

背景技术

随着技术飞速进步，目前的液晶面板朝着高集成度、低成本持续发展，其中一项重要技术应用就是阵列基板栅极驱动(Gate Driver on Array，GOA)技术。GOA电路能够替代外接的驱动晶片，采用常规曝光等工艺就可以制备在薄膜晶体管阵列基板(TFT ArraySubstrate)左右两侧，可降低产品生产成本及减少绑定制程(bonding)的模组不良率，提升产能，同时能使液晶面板实现高集成化，满足客户对窄边框、轻薄化产品需求。

然而，在一些高频、大尺寸、高解析度的液晶面板上，GOA的应用挑战非常大。如：GOA电路中的薄膜晶体管的关态电容较大，当多个薄膜晶体管连接至同一信号走线时，信号走线上的电容负载较大，液晶面板的驱动能力较低。

发明内容

本申请实施例的目的在于提供一种薄膜晶体管及GOA电路，能够解决现有的GOA电路中的薄膜晶体管的关态电容较大，当多个薄膜晶体管连接至同一信号走线时，信号走线上的电容负载较大，液晶面板的驱动能力较低的技术问题。

本申请实施例提供一种薄膜晶体管，包括栅极、源极以及漏极，所述薄膜晶体管还包括一辅助电极，所述辅助电极与所述栅极同层形成，且所述辅助电极与所述漏极的一部分相对设置。

在本申请所述的薄膜晶体管中，所述漏极包括主体部以及与所述主体部相连接的多个延伸部，多个所述延伸部间隔设置在所述主体部的同一侧，所述主体部设置在所述辅助电极的正上方。

在本申请所述的薄膜晶体管中，每个所述延伸部均包括设置在所述栅极正上方的第一主延伸部以及连接所述第一主延伸部与所述主体部的第二主延伸部。

在本申请所述的薄膜晶体管中，所述栅极与所述辅助电极平行设置，且所述栅极与所述辅助电极之间设有一间隔区域，所述第二主延伸部设置在所述间隔区域的正上方。

在本申请所述的薄膜晶体管中，所述薄膜晶体管还包括有源层，所述有源层设置在所述源极的正下方，并分别与所述源极以及所述漏极相连接。

在本申请所述的薄膜晶体管中，所述源极包括多个相互连接且呈U字型结构的槽；每个所述槽均具有一开口，所述开口与所述延伸部一一对应，且每个所述延伸部均延伸至相应的所述开口内。

在本申请所述的薄膜晶体管中，每个所述槽均包括平行设置第一部分、第二部分，以及用于连接所述第一部分与所述第二部分的第三部分；所述第一部分、所述第二部分以及所述延伸部平行设置。

在本申请所述的薄膜晶体管中，所述第一部分以及所述第二部分均为条状，所述第三部分为弧形状。

在本申请所述的薄膜晶体管中，所述辅助电极为条状。

本申请实施例还提供一种GOA电路，所述GOA电路包括多个级传的GOA单元，每个所述GOA单元均包括一薄膜晶体管，每个所述薄膜晶体管均包括栅极、源极、漏极和辅助电极，所述辅助电极与所述栅极同层形成，且所述辅助电极与所述漏极的一部分相对设置。

在本申请所述的GOA电路中，每一所述GOA单元中的所述薄膜晶体管的所述源极均接入相应时钟信号。

在本申请所述的GOA电路中，所述漏极包括主体部以及与所述主体部相连接的多个延伸部，多个所述延伸部间隔设置在所述主体部的同一侧，所述主体部设置在所述辅助电极的正上方。