[发明专利]3D存储器件及其制造方法

权利要求书

1.一种3D存储器件的制造方法，其特征在于，包括：

在半导体衬底上形成叠层结构，所述半导体衬底包括器件区与切割区，所述叠层结构位于所述器件区，所述切割区位于所述器件区的一侧；

在所述叠层结构上形成第一缓冲层；

在所述第一缓冲层上形成至少一组牺牲叠层，每组所述牺牲叠层包括第一掩模层和位于所述第一掩模层上的第二缓冲层；

在所述牺牲叠层上形成第二掩模层；

形成覆盖所述第二掩模层与所述切割区的填充层；

对所述填充层进行退火处理；

研磨所述填充层，并停止于所述第二掩模层；

去除所述第二掩模层以暴露所述牺牲叠层；

通过去除每组所述牺牲叠层，对所述填充层进行初步平坦化；以及

研磨所述填充层，并停止于所述第一缓冲层，

其中，去除每组所述牺牲叠层的步骤包括：

同时研磨所述第二缓冲层和部分所述填充层，并停止于所述第一掩模层；以及

去除所述第一掩模层。

2.根据权利要求1所述的制造方法，其特征在于，还包括：

形成覆盖所述填充层的阻挡层；以及

研磨所述阻挡层与所述填充层，并停止于所述第二掩模层与位于所述切割区的所述阻挡层。

3.根据权利要求2所述的制造方法，其特征在于，所述叠层结构包括相邻的平台区与台阶区，所述台阶区与所述切割区相邻，所述第一缓冲层位于所述平台区的表面，所述制造方法还包括：

分别在所述第二掩模层与所述填充层之间以及所述台阶区与所述填充层之间形成介电层；以及

采用刻蚀工艺去除至少部分位于所述平台区的所述阻挡层、所述填充层以及所述介电层，

其中，所述刻蚀在到达所述第二掩模层时停止。

4.根据权利要求3所述的制造方法，其特征在于，所述阻挡层的材料与所述第二掩模层的材料相同，在去除所述第二掩模层时，同时去除位于所述切割区的所述阻挡层。

5.根据权利要求1-4任一所述的制造方法，其特征在于，覆盖所述切割区形成所述填充层时，以最上方的第二缓冲层的表面相对于所述半导体衬底的水平高度为基准形成所述填充层，以使位于所述切割区的所述填充层的水平高度与所述最上方的第二缓冲层的水平高度相同。

6.根据权利要求5所述的制造方法，其特征在于，在研磨所述第二缓冲层时，通过控制研磨时间使得所述研磨停止在与所述第二缓冲层相邻的下一层第一掩模层上。

7.根据权利要求5所述的制造方法，其特征在于，采用轻微化学机械研磨的方法研磨所述第一缓冲层，并通过控制研磨时间使得所述研磨停止在所述第一缓冲层上。

8.根据权利要求5所述的制造方法，其特征在于，所述叠层结构包括交替堆叠的层间介质层与牺牲层，所述制造方法还包括：

贯穿所述叠层结构形成多个沟道柱与栅线隙；以及

经所述栅线隙将所述牺牲层替换为栅极导体层。

9.根据权利要求5所述的制造方法，其特征在于，所述第二掩模层的材料包括氮化硅。

10.根据权利要求5所述的制造方法，其特征在于，所述第一缓冲层、第二缓冲层以及所述填充层的材料均包括氧化硅。

11.一种3D存储器件，其特征在于，采用如权利要求1-10任一所述的制造方法形成。