[发明专利]制作增强UTBB FDSOI器件的方法和结构

说明书

本公开涉及制作增强UTBB FDSOI器件的方法和结构。一种集成电路裸片包括具有第一半导体材料层、在第一半导体材料层上的电介质材料层以及在电介质材料层上的第二半导体材料层的衬底。晶体管的延伸沟道区域被定位在第二半导体材料层中，与第二半导体材料层的顶表面、侧表面以及潜在地底表面的部分相互作用。栅极电介质被定位在第二半导体材料层的顶表面上和暴露的侧表面上。栅极电极被定位在第二半导体材料层的顶表面和暴露的侧表面上的栅极电介质上。

分案申请说明

本申请是申请日为2015年3月31日、申请号为201510149308.7、名称为“制作增强UTBB FDSOI器件的方法和结构”的中国专利申请的分案申请。

技术领域

本公开涉及集成电路技术的领域。本公开更具体地涉及形成在集成电路裸片中的晶体管。

背景技术

晶体管是很多集成电路的基本部件。单个集成电路裸片可以包括形成在半导体衬底中的数以亿计的晶体管。为了降低成本并且增加集成电路的复杂性，集成电路技术正在持续地按比例向下缩小。具体地，晶体管的尺寸被降低以便在半导体衬底的给定区域中容纳更多的晶体管。

超薄体和掩埋氧化物(UTBB)完全耗尽型绝缘体上硅(FDSOI)技术提供对晶体管功能的很多好处。这些好处可以包括通过经由向通过电介质层与沟道区域隔开的半导体材料的体层(bulk layer)施加电压使沟道区域背偏置，增加了调整晶体管的阈值电压V_th的能力以及改善沟道区域中的静电。

图1A至图1C图示了包括实现UTBB FDSOI技术的晶体管101的集成电路裸片100。图1A、图1B是在集成电路裸片100中的晶体管101的截面，而图1C是在集成电路裸片100中的晶体管的顶视图。

参考图1A，集成电路裸片100包括形成在FDSOI衬底102上的晶体管101。FDSOI衬底102包括第一半导体材料层104、掩埋氧化物层(BOX)106、以及第二半导体材料层108。抬升的源极区域110和抬升的漏极区域112从第二半导体材料层108延伸。栅极结构114覆在定位在第二半导体材料层108中的沟道区域116之上。栅极结构114包括直接定位在晶体管101的沟道区域116之上的栅极电介质118、定位在栅极电介质118上的金属栅极。金属栅极包括定位在栅极电介质上的导电衬垫120和栅极电极122。侧壁间隔物124被定位在抬升的源极区域110和漏极区域112与栅极电介质118之间。电介质帽126被定位在栅极电极122上。浅沟槽隔离区域128被形成在第二半导体材料层108的每侧上的衬底102中。

图1B的截面视图示出了与如图1A所示的很多相同的层和结构，但是所述相同的层和结构从与图1A中示出的视图垂直的视图参考在图1C中指示的截面线1A、1B可以更清楚地理解。具体地，图1B的截面并不穿过晶体管101的源极区域110和漏极区域112。因此，抬升的源极区域110和漏极区域112在图1B中不明显。图1B图示了侧壁间隔物124被定位在栅极结构114的任何一端处的沟槽隔离128之上。

晶体管101允许漏极电流I_D从漏极112通过栅极电介质118下方的第二半导体材料层108中的沟道区域116流向源极110。可以通过向栅极电极122施加电压来控制漏极电流I_D。在CMOS应用中，晶体管101通常被用作具有导通和关断模式的简单开关。当晶体管101关断时，漏极电流I_D基本上为零。当晶体管101导通时，晶体管操作在饱和模式中并且漏极电流I_D在漏极区域112与源极区域110之间流动。漏极电流I_D的幅度由以下公式近似：