[发明专利]沟槽栅极高压晶体管、集成电路及其形成方法

权利要求书

1.一种集成电路(IC)，包括：

存储器区域、逻辑区域和边界区域，集成到衬底中，其中，所述边界区域定义在所述存储器区域和所述逻辑区域之间；

存储器单元结构，设置在所述存储器区域上，包括分别设置在所述衬底上的一对控制栅电极和设置在所述一对控制栅电极的相对侧上的一对存储器栅电极；以及

多个逻辑器件，设置在所述逻辑区域上并包括第一逻辑器件，其中，所述第一逻辑器件配置为在第一电压下工作，并且包括由第一逻辑栅极电介质与所述衬底分离的第一逻辑栅电极；

其中，所述第一逻辑栅极电介质设置为沿着所述衬底的逻辑器件沟槽的表面，并且所述第一逻辑栅电极设置在所述逻辑器件沟槽内的所述第一逻辑栅极电介质上，

所述集成电路进一步包括：设置在所述逻辑器件沟槽内的所述第一逻辑栅电极上的硬掩模层，所述第一逻辑栅电极和所述硬掩模层具有与所述衬底的顶面齐平的顶面。

2.根据权利要求1所述的集成电路，其中，所述第一逻辑器件进一步包括：

第一源极/漏极区域和第二源极/漏极区域，在所述衬底中位于所述第一逻辑栅电极的相对侧上；

其中，所述第一源极/漏极区域和所述第二源极/漏极区域具有与所述第一逻辑栅电极的顶面共平面的顶面。

3.根据权利要求1所述的集成电路，其中，所述第一逻辑栅电极包括多晶硅。

4.根据权利要求1所述的集成电路，其中，所述第一逻辑栅极电介质包括：

多个氧化物层的堆叠件，共形地设置为一个位于另一个上并且高κ电介质层直接设置在所述多个氧化物层的堆叠件的顶部上。

5.根据权利要求1所述的集成电路，其中，所述第一逻辑栅电极填充所述第一逻辑栅极电介质上方的所述逻辑器件沟槽的剩余空间。

6.根据权利要求1所述的集成电路，其中，第一逻辑器件的沟道在所述逻辑器件沟槽的底部和侧壁表面之下，所述第一逻辑器件的沟道长度大于所述第一逻辑栅电极的导电材料的厚度和所述逻辑器件沟槽的深度的两倍之和。

7.根据权利要求6所述的集成电路，进一步包括层间电介质(ILD)层，所述层间电介质层填充位于所述硬掩模层之上的所述逻辑器件沟槽的剩余空间。

8.根据权利要求1所述的集成电路，进一步包括：

第二逻辑器件，包括通过第二逻辑栅极电介质与所述衬底分离的第二逻辑栅电极，所述第二逻辑器件配置为在小于所述第一电压的第二电压下工作；

其中，所述第二逻辑栅极电介质直接设置在所述衬底的顶面上，其中，所述衬底的顶面高于所述逻辑器件沟槽的表面。

9.根据权利要求8所述的集成电路，其中，所述第二逻辑栅电极由金属制成。

10.根据权利要求8所述的集成电路，还包括：

下部层间电介质层，设置在所述存储器区域内的存储器单元结构和所述逻辑区域内的所述多个逻辑器件之间，其中，所述下部层间电介质层具有与所述一对控制栅电极的顶面和所述第二逻辑栅电极的顶面齐平的平坦顶面；

上部层间电介质层，覆盖所述下部层间电介质层；和

接触通孔，设置为穿过所述上部层间电介质层和所述下部层间电介质层，以到达所述第一逻辑栅电极。

11.根据权利要求8所述的集成电路，进一步包括：

逻辑沟槽隔离结构，在所述逻辑区域内设置在所述第一逻辑器件和所述第二逻辑器件之间，所述逻辑沟槽隔离结构包括设置在所述衬底的逻辑隔离沟槽中的电介质隔离结构；

其中，所述逻辑沟槽隔离结构的顶面与所述第一逻辑栅电极的顶面共面。