[发明专利]一种芯片测试系统及方法

权利要求书

1.一种芯片测试系统，其特征在于，包括测试机、连接排线、测试IC的测试板，测试机通过连接排线与测试板连接，测试板与芯片接触板进行连接，芯片在测试的时候设置在芯片接触板上。

2.根据权利要求1所述的一种芯片测试系统，其特征在于，测试机上设置有控制回路，用于控制各回路的开启和关闭。

3.根据权利要求1所述的一种芯片测试系统，其特征在于，所述的测试机上包括若干V/I源，V/I源分别使用Force和Sense进行Kelvin连接，该方法是L/B上选定一V/I源，通过继电器把其它V/I源的Force和Sense串接起来，通过连接排线，IC芯片的管脚接触短接，最终连通到GND。

4.根据权利要求1或2或3所述的一种芯片测试系统，其特征在于，测试机上有测试机引出的V/I源定义接口，和测试板上的V/I源定义接口，回路控制继电器，回路控制继电器控制不同芯片引脚的控制回路。

5.根据权利要求4所述的一种芯片测试系统，其特征在于，其中一个回路控制继电器通过主机的CBIT控制位K1控制开关，测试机上包括MOS管，MOS管作为控制开关用，用于控制其余回路控制继电器。

6.根据权利要求5所述的一种芯片测试系统，其特征在于，所述的MOS管G级通过上拉电阻与电源连接，S级接地，D级通过若干并联电阻连接电源。

7.根据权利要求1所述的一种芯片测试系统，其特征在于，测试机通过连接排线与测试板板上的Force和Sense连接，用于检测对应点的阻抗。

8.一种芯片测试方法，步骤如下：

测试开启，主机CBIT控制位K1动作控制Relay6继电器闭合；

Relay6继电器闭合使得MOS管导通，使得Relay1～Relay5闭合；

此时测试机V/I源7 T7F/T7S被接入测试CONT回路中，并使用激励1mA电流流经继电器Relay1，后进入继电器Relay2；

电流流经Relay2的1路控制开关Relay2-1，电路顺序流经各个IC管脚用到的V/I源的Force和Sense，以及IC各管脚的Force和Sense的接触点，并接地，形成一个回路；

判断，如果系统中有走线连接阻抗偏大或IC管脚处有Kelvin接触不良的情况R则偏大，如果超出设定的判限，就判定为失效；R的判限根据实际情况一般设置0～50Ω，超过50Ω即表明接触不良，接触不良就被检测出。

9.根据权利要求8所述的一种芯片测试方法，特征在于，测量中，V/I源7 T7F/T7S复用测量电压值V，通过R＝V/I换算成电阻值进行阻抗判断。

10.根据权利要求8所述的一种芯片测试方法，特征在于，测试采用的激励电流为1mA，检测的接触阻抗阈值设置为0～50oHm。