[发明专利]移位寄存器单元、栅极驱动电路及显示控制方法

权利要求书

1.一种移位寄存器单元，其特征在于，包括：输入模块、第一时钟控制模块和输出模块；

所述输入模块的控制端、第一端、第二端分别与第一栅压信号端、第一调节信号端、第一上拉节点电连接，所述输入模块用于在所述第一栅压信号端的第一电平信号的控制下，将所述第一调节信号端的信号输出至所述第一上拉节点；

所述第一时钟控制模块的控制端、第一端、第二端分别与所述第一上拉节点、第一时钟信号端、第二上拉节点电连接，所述第一时钟控制模块用于在所述第一上拉节点的第一电位的控制下，将所述第一时钟信号端的时钟信号输出至所述第二上拉节点；

所述输出模块的控制端和第一端分别与所述第二上拉节点、第二栅压信号端电连接，所述输出模块的第二端与所述移位寄存器单元对应的N个子像素行分别电连接，所述输出模块用于在所述第二上拉节点的第一电位的控制下，将所述第二栅压信号端的信号输出至与所述移位寄存器单元对应的N个子像素行；

N为大于1的整数。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块的第二端与N个所述子像素行分别电连接；

所述第一时钟信号端的信号周期与所述第二栅压信号端的信号周期相同，且所述第一时钟信号端的时钟信号的信号脉冲宽度为所述第二栅压信号端的每个信号的信号脉冲宽度的N倍；

所述输出模块用于：在所述第一时钟信号端的一个信号周期内，将所述第二栅压信号端的N个信号连续输出至对应的N个子像素行。

3.根据权利要求1或2所述的移位寄存器单元，其特征在于，还包括第二时钟控制模块；

所述第二时钟控制模块的控制端、第一端、第二端分别与第二时钟信号端、第二调节信号端、所述第二上拉节点电连接，用于在所述第二时钟信号端的控制下，将所述第二调节信号端的信号输出至所述第二上拉节点。

4.根据权利要求3所述的移位寄存器单元，其特征在于，还包括下拉节点控制模块和下拉模块；

所述下拉节点控制模块的第一端、第二端均与第三调节信号端电连接，所述下拉节点控制模块的第三端、第四端、第五端分别与下拉节点、所述第一上拉节点、第二调节信号端电连接；

所述下拉节点控制模块用于在所述第三调节信号端或所述第一上拉节点的第一电位的控制下，将所述第三调节信号端的信号或所述第一上拉节点的第一电位传输至所述下拉节点；

所述下拉模块的四端分别与所述下拉节点、所述第一上拉节点、第二上拉节点、所述第二调节信号端电连接；

所述下拉模块用于在所述下拉节点的第一电位的控制下，将所述第二调节信号端的信号传输至所述第一上拉节点和所述第二上拉节点。

5.根据权利要求3所述的移位寄存器单元，其特征在于，还包括复位模块和降噪模块；

所述复位模块的控制端、第一端、第二端分别与复位信号端、所述第一上拉节点、所述第二调节信号端电连接；

所述复位模块用于：在所述复位信号端的复位信号的控制下，将所述第二调节信号端的信号输出至所述第一上拉节点；

所述降噪模块的控制端、第一端、第二端分别与第三栅压信号端、所述第二调节信号端、所述移位寄存器单元对应的N个子像素行电连接；

所述降噪模块用于：在所述第三栅压信号端的控制下，将所述第二调节信号端的信号输出至与所述移位寄存器单元对应的N个子像素行。

6.一种栅极驱动电路，其特征在于，包括级联的多个移位寄存器模块，每个移位寄存器模块包括两个如权利要求1至5中任一项所述的移位寄存器单元；

在每一级移位寄存器模块中，第一个所述移位寄存器单元的第一时钟控制模块的第一端输入第一时钟信号，第二个所述移位寄存器单元的第一时钟控制模块的第一端输入第二时钟信号。

7.根据权利要求6所述的栅极驱动电路，其特征在于，在每一级移位寄存器模块中，第一个所述移位寄存器单元的第二时钟控制模块的控制端输入第二时钟信号，第二个所述移位寄存器单元的第二时钟控制模块的控制端输入第一时钟信号。