[发明专利]移位寄存器单元、栅极驱动电路及显示控制方法

说明书

本申请提供了一种移位寄存器单元、栅极驱动电路及显示控制方法。该移位寄存器单元包括：输入模块、第一时钟控制模块和输出模块；输入模块的控制端、第一端、第二端分别与第一栅压信号端、第一调节信号端、第一上拉节点电连接；第一时钟控制模块的控制端、第一端、第二端分别与第一上拉节点、第一时钟信号端、第二上拉节点电连接；输出模块的控制端和第一端分别与第二上拉节点、第二栅压信号端电连接，输出模块的第二端与移位寄存器单元对应的N个子像素行分别电连接。本申请可使多个子像素行可共用一个移位寄存器单元及其中的上拉节点和下拉节点，节省了移位寄存器单元的数量，降低了硬件成本，有利于实现窄边框设计。

技术领域

本申请涉及显示控制技术领域，具体而言，本申请涉及一种移位寄存器单元、栅极驱动电路及显示控制方法。

背景技术

在常规的栅极驱动电路的设计中，一行GOA(Gate Driver On Array，阵列基板栅极驱动)单元驱动一行栅极电路(即一个子像素行)，需要的边框比较大，针对目前对窄边框的需求，上述GOA设计很难满足窄边框的设计要求，因此需要新的GOA模型来实现窄边框的设计。

发明内容

本申请针对现有方式的缺点，提出一种移位寄存器单元、栅极驱动电路及显示控制方法，用以解决现有的GOA单元占用边框较大不利于实现窄边框设计的技术问题。

第一方面，本申请实施例提供了一种移位寄存器单元，包括：输入模块、第一时钟控制模块和输出模块；

输入模块的控制端、第一端、第二端分别与第一栅压信号端、第一调节信号端、第一上拉节点电连接，输入模块用于在第一栅压信号端的第一电平信号的控制下，将第一调节信号端的信号输出至第一上拉节点；

第一时钟控制模块的控制端、第一端、第二端分别与第一上拉节点、第一时钟信号端、第二上拉节点电连接，第一时钟控制模块用于在第一上拉节点的第一电位的控制下，将第一时钟信号端的时钟信号输出至第二上拉节点；

输出模块的控制端和第一端分别与第二上拉节点、第二栅压信号端电连接，输出模块的第二端与移位寄存器单元对应的N个子像素行分别电连接，输出模块用于在第二上拉节点的第一电位的控制下，将第二栅压信号端的信号输出至与移位寄存器单元对应的N个子像素行；

N为大于1的整数。

第二方面，本申请实施例提供了一种栅极驱动电路，包括级联的多个移位寄存器模块，每个移位寄存器模块包括两个本申请实施例提供的移位寄存器单元；

在每一级移位寄存器模块中，第一个移位寄存器单元的第一时钟控制模块的第一端输入第一时钟信号，第二个移位寄存器单元的第一时钟控制模块的第一端输入第二时钟信号。

第三方面，本申请实施例提供了一种显示控制方法，应用于本申请实施例第一方面提供的移位寄存器单元，包括：

在预充电阶段，移位寄存器单元中的输入模块在第一栅压信号端的第一电平信号的控制下导通，将第一调节信号端的信号输出至第一上拉节点，使第一上拉节点处于第一电位；

在电压调整阶段，输入模块在第一栅压信号端的第二电平信号的控制下关断，移位寄存器单元中的第一时钟控制模块在第一上拉节点的第一电位的控制下将第一时钟信号端的时钟信号输出至第二上拉节点，使第二上拉节点处于第一电位；

在输出阶段，移位寄存器单元中的输出模块在第二上拉节点的第一电位的控制下，将第二栅压信号端的信号输出至与移位寄存器单元对应的N个子像素行，使得N个子像素行进行相应的显示；

N为大于1的整数。

本申请实施例提供的技术方案，至少具有如下有益效果：