[发明专利]非易失性存储器器件及其操作方法

说明书

一种非易失性存储器器件，包括：第一存储器堆叠，包括彼此垂直堆叠的第一存储器单元；第二存储器堆叠，包括彼此垂直堆叠的存储器单元；以及控制逻辑，被配置为基于在第一存储器操作中施加到第一存储器堆叠中的第一存储器单元中的一个的第一电压，设置施加用于第二存储器堆叠中的第二存储器单元之一的第二存储器操作的第二电压的电压电平。第二存储器堆叠垂直堆叠在第一存储器堆叠上。使用第一电压确定第一存储器单元中的一个的单元特性。

相关申请的交叉引用

本申请要求于2018年10月18日在韩国知识产权局提交的韩国专利申请No.10-2018-0124579的权益，其公开内容通过引用整体并入本文。

技术领域

本发明构思涉及一种非易失性存储器器件，更具体地，涉及一种包括多个存储器堆叠的非易失性存储器。

背景技术

半导体存储器器件是通过使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体实现的存储器器件。半导体存储器器件分为易失性存储器器件和非易失性存储器器件。

非易失性存储器器件是即使在电源中断时其中存储的数据也不会消失的存储器器件。非易失性存储器器件可以包括只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电子EPROM(EEPROM)、闪存器件、相变随机存取存储器(RAM)(PRAM)、磁性-电阻RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)等。闪存器件可以分为负OR(NOR)型和负AND(NAND)型。

非易失性存储器器件可以具有3D存储器单元阵列，并且已经开发了双堆叠结构，其通过堆叠通过独立的沟道孔形成过程生成的多个存储器堆叠而生成。关于双堆叠结构的存储器单元阵列，已经使用了不同于传统单堆叠结构的输入/输出方法。

发明内容

根据本发明构思的示例性实施例，非易失性存储器器件包括：第一存储器堆叠，包括彼此垂直堆叠的多个第一存储器单元；第二存储器堆叠，包括彼此垂直堆叠的多个第二存储器单元；以及控制逻辑，被配置为基于在第一存储器操作中施加到第一存储器堆叠中的多个第一存储器单元的第一存储器单元的第一电压,设置施加用于所述第二存储器堆叠中的所述多个第二存储器单元的第二存储器单元的第二存储器的操作的第二电压的电压电平。第二存储器堆叠垂直堆叠在第一存储器堆叠上。使用第一电压确定第一存储器单元的单元特性。

根据本发明构思的示例性实施例，非易失性存储器器件包括：第一存储器堆叠，包括顺序连接到第一至第N字线的多个第一存储器单元；第二存储器堆叠，包括顺序地连接到第(N+1)到第M(M是大于N+1的整数)字线的多个第二存储器单元；以及控制逻辑，被配置为顺序地编程连接到第一存储器堆叠中的第一至第N字线中的一个的第一存储器单元，以及连接到第(N+1)到第M字线中的一个的第二存储器单元。第一至第N字线中的一个和第(N+1)至第M字线中的一个分别位于第一存储器堆叠和第二存储器堆叠中的基本相同层。根据本发明构思的示例性实施例，如下提供了对包括第一存储器堆叠和第二存储器堆叠的存储器器件进行编程的方法。

使用第一编程电压在包括在第一存储器堆叠中的多个第一存储器单元中的一个上完成编程操作。基于第一编程电压确定第二编程电压。通过将第二编程电压作为起始偏置电压施加到多个第二存储器单元中的一个来编程包括在第二存储器堆叠中的多个第二存储器单元中的一个。多个第一存储器单元中的一个和多个第二存储器单元中的一个分别位于第一存储器堆叠和第二存储器堆叠中的基本相同层。

附图说明

通过以下结合附图的详细描述，将更清楚地理解本发明构思的实施例，其中：

图1是示出根据实施例的非易失性存储系统的框图；

图2是示出根据实施例的非易失性存储系统的框图；

图3是示出根据实施例的存储器单元阵列中包括的存储块的电路图；