[发明专利]存储器装置、存储器输入/输出电路及其方法

权利要求书

1.一种存储器装置，其特征在于，包括：

存储器阵列，包括存储器单元及局部位线；

第一输入/输出电路，耦合到所述局部位线且被配置成基于从所述局部位线上所接收的数据信号产生局部输入/输出信号，且基于所述局部输入/输出信号而将全局位线信号输出到全局位线；

第二输入/输出电路，耦合到所述全局位线且被配置成接收所述全局位线信号且输出全局输入/输出信号；以及

锁存电路，具有连接到所述全局位线的输入端子以接收所述全局位线信号以及锁存致能端子，所述锁存致能端子经耦合以接收所述局部输入/输出信号，其中所述锁存电路被配置成响应于所述局部输入/输出信号而锁存所述全局位线信号。

2.根据权利要求1所述的存储器装置，其特征在于，所述第一输入/输出电路包括感测放大器，所述感测放大器被配置成从所述局部位线接收所述数据信号且响应于感测放大器致能信号而将所述局部输入/输出信号输出到所述锁存电路的所述锁存致能端子。

3.根据权利要求2所述的存储器装置，其特征在于，所述感测放大器被配置成输出第一互补局部输入/输出信号及第二互补局部输入/输出信号，所述第一互补局部输入/输出信号及所述第二互补局部输入/输出信号包括所述局部输入/输出信号。

4.根据权利要求3所述的存储器装置，其特征在于，所述锁存电路包括第一致能端子及第二致能端子，所述第一致能端子及所述第二致能端子包括所述锁存致能端子，所述第一致能端子被耦合以接收所述第一互补局部输入/输出信号，所述第二致能端子被耦合以接收所述第二互补局部输入/输出信号。

5.根据权利要求2所述的存储器装置，其特征在于，所述第一输入/输出电路包括第一晶体管，所述第一晶体管被配置成将所述全局位线信号拉动至第一预定电压电平。

6.根据权利要求5所述的存储器装置，其特征在于，所述第一晶体管被配置成响应于由所述感测放大器输出的所述局部输入/输出信号而将所述全局位线信号拉动至所述第一预定电压电平。

7.根据权利要求3所述的存储器装置，其特征在于，所述第一输入/输出电路包括：第一晶体管，被配置成响应于所述第一互补局部输入/输出信号而将所述全局位线信号拉动至第一预定电压电平；以及第二晶体管，被配置成响应于所述第二互补局部输入/输出信号而将所述全局位线信号拉动至第二预定电压电平。

8.根据权利要求7所述的存储器装置，其特征在于，所述第一晶体管是p型金属氧化物半导体晶体管，所述p型金属氧化物半导体晶体管耦合在第一电压端子与所述全局位线之间且具有被耦合以接收所述第一互补局部输入/输出信号的栅极端子，并且所述第二晶体管是n型金属氧化物半导体晶体管，所述n型金属氧化物半导体晶体管耦合在第二电压端子与所述全局位线之间且具有被耦合以接收所述第二互补局部输入/输出信号的栅极端子。

9.根据权利要求1所述的存储器装置，其特征在于，所述锁存电路不接收时钟信号。

10.根据权利要求1所述的存储器装置，其特征在于，所述锁存电路包括串联连接的第一反相器及第二反相器。