[发明专利]存储器装置、存储器输入/输出电路及其方法

说明书

一种存储器装置包括具有局部位线的存储器单元。第一输入/输出电路耦合到所述局部位线且被配置成将局部输入/输出信号输出到全局位线。第二输入/输出电路耦合到所述全局位线且被配置成输出全局输入/输出信号。锁存电路被配置成响应于所述局部位线上的数据信号而锁存所述局部输入/输出信号。

技术领域

本发明的实施例涉及一种存储器装置、存储器输入/输出电路及其方法。

背景技术

一种常见类型的集成电路存储器是静态随机存取存储器(static random accessmemory，SRAM)装置。典型的SRAM存储器装置具有由存储器单元形成的阵列。每一存储器单元使用例如连接在上部参考电位与下部参考电位(通常为接地)之间的六个晶体管，以使得两个存储节点中的一者可由将要被存储的信息占据，而在另一存储节点处存储有互补信息。

发明内容

本发明的一实施例公开一种存储器装置，其特征在于，包括：存储器阵列，包括存储器单元及局部位线；第一输入/输出电路，耦合到所述局部位线且被配置成将全局位线信号输出到全局位线；第二输入/输出电路，耦合到所述全局位线且被配置成输出全局输入/输出信号；以及锁存电路，被配置成响应于所述局部位线上的数据信号而锁存所述全局位线信号。

本发明的一实施例公开一种存储器输入/输出电路，其特征在于，包括：感测放大器，耦合到局部位线且具有感测放大器致能端子及局部输入/输出输出端子；第一输入/输出电路，具有耦合到所述局部输入/输出输出端子的输入端子及耦合到全局位线的输出端子；第二输入/输出电路，具有耦合到所述全局位线的输入端子且具有全局数据输出端子；以及锁存电路，耦合到所述全局位线且具有锁存致能端子，所述锁存致能端子耦合到所述感测放大器的所述局部输入/输出输出端子。

本发明的一实施例公开一种存储器输入/输出的方法，其特征在于，包括：提供具有局部位线的存储器单元；从所述局部位线向第一输入/输出电路输出数据信号；从所述第一输入/输出电路向全局位线输出全局位线信号；响应于来自所述第一输入/输出电路的局部输入/输出信号而在所述全局位线上锁存所述全局位线信号；由第二输入/输出电路基于从所述全局位线接收的所述全局位线信号而输出全局输入/输出信号。

附图说明

结合附图阅读以下详细说明，会最佳地理解本发明的各方面。应注意，根据业内标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的关键尺寸。

图1A及图1B示出根据一些实施例的示例性存储器结构的各方面的框图。

图2A是根据一些实施例的静态随机存取存储器(SRAM)单元的实例的电路图。

图2B是根据一些实施例的SRAM存储器阵列的实例的电路图。

图3是绘示根据一些实施例的示例性存储器输入/输出(Input/Output，I/O)电路的各方面的电路图。

图4是示出根据一些实施例由图3所示I/O电路产生的示例性信号的时序图。

图5是示出根据一些实施例的存储器I/O方法的流程图。

具体实施方式

以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及构造的具体实例以简化本发明。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有额外特征、从而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本发明可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。