[发明专利]半导体器件及其形成方法

说明书

方法包括在衬底上方形成鳍，在鳍上方形成伪栅极结构，去除鳍的与伪栅极结构相邻的部分以形成第一凹槽，在第一凹槽中沉积应力源材料，从第一凹槽去除应力源材料的至少部分，并且在去除应力源材料的至少部分之后，在第一凹槽中外延生长源极/漏极区域。本发明的实施例还涉及半导体器件及其形成方法。

技术领域

本发明的实施例涉及半导体器件及其形成方法。

背景技术

半导体器件用于诸如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在各个材料层上形成电路组件和元件来制造半导体器件。

半导体工业通过不断减小最小部件尺寸持续地改进各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的组件集成至给定的区域。然而，随着最小部件尺寸的减小，出现了应该解决的其它问题。

发明内容

本发明的实施例提供了一种形成半导体器件的方法，包括：在衬底上方形成鳍；在所述鳍上方形成伪栅极结构；去除所述鳍的与所述伪栅极结构相邻的部分以形成第一凹槽；在所述第一凹槽中沉积应力源材料；从所述第一凹槽去除所述应力源材料的至少部分；以及在去除所述应力源材料的至少部分之后，在所述第一凹槽中外延生长源极/漏极区域。

本发明的另一实施例提供了一种形成半导体器件的方法，包括：图案化衬底以形成带，所述带包括第一半导体材料；沿着所述带的侧壁形成隔离区域，所述带的上部在所述隔离区域的顶面之上延伸；沿着所述带的上部的侧壁并且沿着所述带的上部的第一顶面形成伪栅极结构；对所述带实施第一蚀刻工艺，以在与所述伪栅极结构相邻的所述带中形成第一凹槽；在所述第一凹槽内形成第一介电材料；对所述第一介电材料实施退火工艺，所述第一介电材料在所述退火工艺之后向所述第一凹槽的侧壁提供应力；从所述第一凹槽去除所述第一介电材料；以及在所述第一凹槽中外延生长源极/漏极区域。

本发明的又一实施例提供了一种半导体器件，包括：第一半导体鳍，位于衬底上方，所述第一半导体鳍包括沟道区域和与所述沟道区域相邻的凹槽；栅极堆叠件，位于所述第一半导体鳍的沟道区域上面，其中，所述第一半导体鳍的沟道区域具有介于2.5GPa和4.0GPa之间的应力；以及外延区域，设置在所述凹槽内。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的鳍式场效应晶体管(“FinFET”)的立体图。

图2是根据一些实施例的FinFET器件的制造中的中间阶段的截面图。

图3是根据一些实施例的FinFET器件的制造中的中间阶段的截面图。

图4是根据一些实施例的FinFET器件的制造中的中间阶段的截面图。

图5是根据一些实施例的FinFET器件的制造中的中间阶段的截面图。

图6A至图6B是根据一些实施例的FinFET器件的制造中的中间阶段的截面图。

图7A至图7C是根据一些实施例的FinFET器件的制造中的中间阶段的截面图。

图8A至图8C是根据一些实施例的FinFET器件的制造中的中间阶段的截面图。

图9A至图9C是根据一些实施例的FinFET器件的制造中的中间阶段的截面图。

图10A至图10C是根据一些实施例的FinFET器件的制造中的中间阶段的截面图。

图11A至图11C是根据一些实施例的FinFET器件的制造中的中间阶段的截面图。