[发明专利]改善晶圆内的发射器氧化均匀性

说明书

一种晶圆，可以包括衬底层和形成在衬底层上或衬底层内的多个垂直腔表面发射激光器(VCSEL)。基于跨晶圆的氧化层的氧化速率的预测变化，与多个VCSEL相关联的相应沟槽到沟槽距离可以跨晶圆变化。

相关申请

本申请基于35 U.S.C.§119要求2018年9月4日提交的美国临时专利申请第62/726,815号的优先权，其内容通过引用整体并入本文。

技术领域

本公开涉及晶圆(wafer)，并且更具体地，涉及改善晶圆内的发射器(emitter)氧化均匀性。

背景技术

在半导体激光器中，在半导体材料中产生光学增益。材料的选择可取决于生成的光束的期望的波长和/或特性。在一些情况下，增益介质可包括例如量子异质结构、双异质结构、量子阱、量子线、量子点和/或诸如此类。半导体激光器可包括一个或多个多层结构。

发明内容

根据一些可能的实施方式，晶圆可以包括：衬底层、形成在衬底层上或衬底层内的多个垂直腔表面发射激光器(VCSEL)，其中，基于跨晶圆的氧化层的氧化速率的预测的变化，与多个VCSEL相关联的相应沟槽到沟槽距离跨晶圆变化。

根据一些可能的实施方式，晶圆可以包括：衬底层、形成在衬底层上或衬底层内的多个垂直腔表面发射激光器(VCSEL)，其中，相对于跨晶圆的氧化层的预测氧化速率，多个VCSEL的相应台面尺寸跨晶圆变化。

根据一些可能的实施方式，掩模可以包括：多个子掩模，具有与在晶圆上或晶圆内形成垂直腔表面发射激光器(VCSEL)的多个沟槽相关联的沟槽特征，其中，多个子掩模中的沟槽特征之间的距离是恒定的，以及其中，基于与晶圆相关联的氧化层的氧化速率的预测的变化，多个子掩模中的至少一个子掩模的沟槽特征之间的距离与多个子掩模中的一个或多个其他子掩模的沟槽特征之间的距离不同。

根据一些可能的实施方式，掩模可以包括：多个沟槽特征，多个沟槽特征与在晶圆上或晶圆内形成垂直腔表面发射激光器(VCSEL)的多个沟槽相关联，其中，基于与晶圆相关联的氧化层的氧化速率的预测的变化，多个沟槽特征之间的距离跨掩模变化。

附图说明

图1是本文描述的示例实施方式的图。

图2A和2B分别是描绘示例性垂直发射器件的顶视图和示例性垂直发射器件的截面图的图。

图3是关于与本文描述的晶圆相关联的发射器的示例实施方式的图。

图4是关于用于形成与本文描述的晶圆相关联的发射器的掩模的示例实施方式的图。

图5是描绘关于跨晶圆的氧化速率的示例数据的图。

具体实施方式

以下对示例实施方式的详细描述参考附图。不同附图中相同附图标记可标识相同或相似的元件。

基于发射器阵列的三维(3D)感测技术的现场性能可以高度依赖于发射器阵列的发射器的相应氧化物孔径(例如，电流限制孔径)的尺寸。为了满足发射器阵列的功能性能需求，通常对于发射器的氧化物孔径存在一定范围的氧化物孔径尺寸。任何与该范围的偏差都可能导致在晶圆级、模块级和/或设备工作寿命期间的产量损失。由于外延生长工艺的变化(例如，由于氧化层的厚度和成分跨晶圆发生变化)或制造工艺的变化(例如，由于氧化炉内部温度跨晶圆表面的不均匀性)，氧化速率跨晶圆发生变化。氧化速率的变化可以使形成在晶圆上的发射器的相应氧化物孔径具有不同的直径。在一些情况下，该变化可能导致氧化物孔径的直径在可接受的范围之外，导致发射器性能的损失、发射器阵列(包括发射器)的使用寿命缩短等等。虽然通过仔细、广泛和昂贵的工艺校准可以减小氧化速率的差异，但是该差异不能完全消除。