[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底以及凸出于衬底的鳍部，衬底内形成有阱区，阱区内具有第一类型离子；在鳍部中形成反型掺杂区和阈值电压调节区，阈值电压调节区位于鳍部的顶部一侧，反型掺杂区位于阈值电压调节区下方，阈值电压调节区内具有第一类型离子，反型掺杂区内具有第二类型离子；在鳍部露出的衬底上形成隔离结构，隔离结构露出反型掺杂区和阈值电压调节区。通过使阈值电压调节区形成在鳍部的顶部一侧，从而降低鳍部顶部位置的电流密度，通过反型掺杂区，使得器件沟道远离鳍部的表面，从而改善闪烁噪音的问题，并使得器件的开启电压满足性能需求；综上，通过反型掺杂区和阈值电压调节区，提高了器件的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高器件的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括衬底以及凸出于所述衬底的鳍部，所述衬底内形成有阱区，所述阱区内具有第一类型离子；在所述鳍部中形成反型掺杂区以及阈值电压调节区，所述阈值电压调节区位于所述鳍部的顶部一侧，所述反型掺杂区位于所述阈值电压调节区的下方，所述阈值电压调节区内具有所述第一类型离子，所述反型掺杂区内具有第二类型离子，所述第二类型离子与第一类型离子的导电类型不同；在所述鳍部露出的衬底上形成隔离结构，所述隔离结构露出所述反型掺杂区和阈值电压调节区。

可选的，在形成所述反型掺杂区之后，形成所述阈值电压调节区。

可选的，形成所述反型掺杂区之前，还包括：在所述鳍部露出的衬底上形成隔离材料层，所述隔离材料层覆盖所述鳍部的侧壁；形成所述反型掺杂区的步骤包括：对所述隔离材料层和鳍部顶部进行反型离子注入。

可选的，形成所述反型掺杂区后，形成所述阈值电压调节区之前，还包括：去除部分厚度的隔离材料层，形成露出所述鳍部部分侧壁的初始隔离层；形成所述阈值电压调节区的步骤包括：对所述初始隔离层露出的鳍部侧壁进行阈值电压注入。

可选的，形成所述隔离结构的步骤包括：形成所述阈值电压调节区之后，去除部分厚度的初始隔离层，保留剩余初始隔离层作为所述隔离结构。

可选的，形成所述反型掺杂区之前，还包括：对所述隔离材料层和鳍部顶部进行沟道停止注入，在所述鳍部中形成防穿通区，所述防穿通区内具有第一类型离子；形成所述反型掺杂区的步骤中，所述反型掺杂区位于所述防穿通区的上方；形成所述隔离结构的步骤中，所述隔离结构覆盖所述防穿通区的侧壁。

可选的，采用离子注入工艺对所述鳍部进行反型离子注入，形成所述反型掺杂区。

可选的，采用离子注入工艺对所述鳍部进行阈值电压注入，形成所述阈值电压调节区。

可选的，采用离子注入工艺对所述鳍部进行沟道停止注入，形成所述防穿通区。