[发明专利]基于固态硬盘的FPGA原型验证加速系统及实现方法

说明书

本申请涉及一种基于固态硬盘的FPGA原型验证加速系统、实现方法、计算机设备和存储介质，其中该实现方法包括：在IC设计的前期阶段，在FPGA上验证芯片架构及固件是否影响性能；固件在FPGA上进行原型验证以及评估性能；若性能出现问题，则在数据通路中增加监测模块，通过所述监测模块精准定位问题是芯片架构还是固件设计不合理。本发明实现了将搜索操作完全由软硬件配合完成，测试性能软件和环境与ASIC相同；能够在FPGA上测试性能，和ASIC测试结果相比，误差小，实现了提高调试效率。

技术领域

本发明涉及固态硬盘技术领域，特别是涉及一种基于固态硬盘的FPGA原型验证加速系统、实现方法、计算机设备和存储介质。

背景技术

目前，SSD(固态硬盘)已经被广泛应用于各种场合，由于其在性能、功耗、环境适应性等方面的优秀指标，正逐步替换传统的硬盘。

在传统技术中，SSD-Solid State Drives(固态硬盘)SOC芯片验证，由于EDA验证的局限性，一般会配合使用FPGApropotyping verification，由于SSD SOC芯片强调性能，SOC架构及firmware(固件)设计都与性能强相关，一般有条件的话会使用emulator(模拟器)硬件加速仿真器去保证。但是，emulator需要重新搭建环境，操作流程复杂，并且价格昂贵。如果没有emulator，前期架构建模仿真，但是此方法与实际的应用场景有差别，并且无法验证firmware，一般会等到芯片回来之后再调试性能，调试手段少，调试周期长。

发明内容

基于此，有必要针对上述技术问题，提供一种可以能够实现提高调试效率的基于固态硬盘的FPGA原型验证加速系统、实现方法、计算机设备和存储介质。

一种基于固态硬盘的FPGA原型验证加速系统，所述系统包括：

高速串行计算机扩展总线，其中，ASIC使用的高速串行计算机扩展总线为PCIE3.0X4，FPGA中使用的高速串行计算机扩展总线为PCIE1.0X1；

非易失性内存主机控制器接口规范，其中，ASIC工作频率为250Mx128bit，FPGA中工作频率为62.5Mx128bit；

数据管理模块、NandFlash控制器、双倍速率同步动态随机存储器、静态随机存储器以及多个中央处理器。

在其中一个实施例中，所述系统还包括：

监控模块，所述监控模块用于统计出一段时间内读带宽/写带宽，从而实现协助定位在应用场景中哪一步导致性能下降。

一种基于固态硬盘的FPGA原型验证加速系统的实现方法，所述方法包括：

在IC设计的前期阶段，在FPGA上验证芯片架构及固件是否影响性能；

固件在FPGA上进行原型验证以及评估性能；

若性能出现问题，则在数据通路中增加监测模块，通过所述监测模块精准定位问题是芯片架构还是固件设计不合理。

在其中一个实施例中，所述方法还包括：

根据应用场景，插入监控模块，所述监控模块能够统计出一段时间内读带宽/写带宽，从而协助定位在所述应用场景中哪一步导致性能下降。

在其中一个实施例中，所述应用场景包括：

主机通过PCIE命令给NVME到命令缓存；

第一中央处理器去命令缓存中解析命令；

第一中央处理器将可以数据管理模块处理的写命令告诉数据管理模块；

第二中央处理器处理命令；

第三中央处理器读到写命令；