[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：形成基底，所述基底包括衬底、位于所述衬底上的源掺杂层以及凸出于所述源掺杂层的半导体柱，所述半导体柱为T形结构，所述半导体柱包括第一半导体柱以及位于所述第一半导体柱上的第二半导体柱，所述第二半导体柱的宽度大于所述第一半导体柱的宽度；形成栅极结构，所述栅极结构包围所述第一半导体柱的部分侧壁，所述栅极结构露出所述第二半导体柱；在所述第二半导体柱的顶部形成漏掺杂层。本发明实施例有利于提升半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。

晶体管沟道长度的缩短具有增加芯片的管芯密度，增加开关速度等好处。然而随着沟道长度的缩短，晶体管源极与漏极间的距离也随之缩短，栅极对沟道的控制能力变差，从而导致亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channeleffects，SCE)更容易发生，晶体管的沟道漏电流增大。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。全包围栅极晶体管包括横向全包围栅极(Lateral Gate-all-around，LGAA)晶体管和垂直全包围栅极(Vertical Gate-all-around，VGAA)晶体管，其中，VGAA的沟道在垂直于衬底表面的方向上延伸，有利于提高半导体结构的面积利用效率，因此有利于进一步实现特征尺寸的缩小。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：形成基底，所述基底包括衬底、位于所述衬底上的源掺杂层以及凸出于所述源掺杂层的半导体柱，所述半导体柱为T形结构，所述半导体柱包括第一半导体柱以及位于所述第一半导体柱上的第二半导体柱，所述第二半导体柱的宽度大于所述第一半导体柱的宽度；形成栅极结构，所述栅极结构包围所述第一半导体柱的部分侧壁，所述栅极结构露出所述第二半导体柱；在所述第二半导体柱的顶部形成漏掺杂层。

相应的，本发明实施例还提供一种半导体结构，包括：衬底；源掺杂层，位于所述衬底上；半导体柱，凸出于所述源掺杂层，所述半导体柱为T形结构，所述半导体柱包括第一半导体柱以及位于所述第一半导体柱上的第二半导体柱，所述第二半导体柱的宽度大于所述第一半导体柱的宽度；栅极结构，所述栅极结构包围所述第一半导体柱的部分侧壁，所述栅极结构露出所述第二半导体柱；漏掺杂层，位于所述第二半导体柱的顶部。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例所形成的半导体柱为T形结构，所述半导体柱包括第一半导体柱以及位于所述第一半导体柱上的第二半导体柱，所述第二半导体柱的宽度大于所述第一半导体柱的宽度，因此，沿垂直于所述半导体柱侧壁的方向，所述第二半导体柱的宽度较大，后续在所述第二半导体柱的顶部形成漏掺杂层后，相应增大了所述漏掺杂层的面积，在后续形成与所述漏掺杂层电连接的接触孔插塞的过程中，有利于提高所述接触孔插塞与所述源漏掺杂层的接触性能，而且，本发明实施例能够通过增大所述接触孔插塞与漏掺杂层的接触面积的方式，降低所述接触孔插塞与漏掺杂层的接触电阻；综上，本发明实施例通过形成T形结构的半导体柱，提升了半导体结构的性能。

附图说明