[发明专利]一种提高雷达SRIO传输可靠性的方法

说明书

公开了一种提高雷达SRIO传输可靠性的方法。所述雷达包括CPU模块、FPGA模块、DSP模块以及记录仪，所述方法包括：在所述CPU模块中定义父结构体，所述父结构体包括控制信息结构体和结果信息结构体；向所述控制信息结构体和结果信息结构体添加标签以标识所述控制信息结构体和结果信息结构体的结构体类型；将所述父结构体从所述CPU模块传送到所述FPGA模块，并将所述控制信息结构体连同其标签和结果信息结构体连同其标签存储在不同的DPRAM中；向所述FPGA模块接收的AD源数据添加标签，并将所述AD源数据连同其标签存储在FIFO中。

技术领域

本发明属于雷达通信传输领域，具体涉及一种提高雷达SRIO传输可靠性的方法。

背景技术

基于通信带宽、速率的要求，目前雷达处理机常用SRIO总线作为内部数据传输的主通道，其带宽可达20Gb/s。按照常规的雷达处理流程，信号处理部分通常会接收来自数据处理部分的控制信息以及来自AD采样部分的大量原始数据，然后进行脉压、FFT等复杂运算。不管是输入信息还是雷达处理结果，都会涉及到大量的数据传输，这使得SRIO总线占用率过高。特别是当输入/输出的数据频次太高、数据量太大、数据间隔又很小的情况下，时序控制已较难掌控。于是中断多、软件响应慢的恶劣结果就是DSP的SRIO接收通道经常出现数据冲突、数据丢失等现象，最终导致SRIO交换机堵塞、用户程序运行失败、雷达功能异常。对于SRIO交换机堵塞情况，其一般不能自行恢复，必须通过硬件复位、重新初始化或者硬件下电重启来解决，时间偏长，在秒级左右，这对雷达的在线功能有较大影响。

发明内容

本发明的一个目的是有效解决当数据多源、传输异步时，雷达收发数据冲突、SRIO通道堵塞等问题，保证雷达工作正常。

根据本发明的一个方面，提供了一种提高雷达SRIO传输可靠性的方法，其中，所述雷达包括CPU模块、FPGA模块、DSP模块以及记录仪，所述方法包括：在所述CPU模块中定义父结构体，所述父结构体包括控制信息结构体和结果信息结构体；向所述控制信息结构体和结果信息结构体添加标签以标识所述控制信息结构体和结果信息结构体的结构体类型；将所述父结构体从所述CPU模块传送到所述FPGA模块，并根据所述控制信息结构体和结果信息结构体存储在不同的DPRAM中；向所述FPGA模块接收的AD源数据添加标签，并将所述AD源数据存储在FIFO中；其中所述AD源数据的标签包括指示所述AD源数据结束的标签，并且当识别到指示所述AD源数据结束的标签时：从所述DPRAM中读出控制信息并无缝地衔接在AD源数据之后并经由SRIO发送到DSP模块；并且从所述DPRAM中读出结果并无缝地衔接在AD源数据之后并发送给所述记录仪。

根据一个实施例，当数据发送完后，自动产生Doorbell中断以通知DSP读取数据。

根据一个实施例，所述DSP模块接收到Doorbell中断后，根据标签识别出AD数据和控制信息，以进行后续处理。

根据一个实施例，所述标签包括标签头和标签尾。

根据一个实施例，所述方法还包括在FPGA内建立包含收、发双向功能的SRIOIPcore。

根据一个实施例，所述方法还包括对CPU的SRIO发送通道进行初始化，以及对DSP的SRIO接收通道进行初始化。

根据本发明的方法具有以下特征：

(1)对于SRIO传输，尽量安排单点对单点，避免多点对单点。

(2)把不同类型的数据打包，形成总结构体，集中发送，避免因数据分类多发造成SRIO总线冲突。

(3)利用缓存空间，调整异步传输的数据节拍，使之与主干数据同步。

(4)利用FPGA对数据进行标志识别、数据拆分、数据再打包和数据分发。

(5)通过暨定地址和包头标志，DSP完成数据识别和数据处理。