[发明专利]半导体存储装置及存储系统

权利要求书

1.一种半导体存储装置，具有：

多个记忆胞；

第1电路，将第1数据转换为与所述多个记忆胞的阈值的排列顺序相关的第2数据；及

第2电路，根据所述第2数据对所述多个记忆胞进行写入。

2.根据权利要求1所述的半导体存储装置，其中

所述第2数据具有多个规定2个记忆胞的阈值的大小的第3数据。

3.根据权利要求1或2所述的半导体存储装置，其中

所述第2电路具有存储写入数据的第1锁存器组、存储从记忆胞读出的读出数据的第2锁存器组、及存储由第2锁存器组供给的读出数据的第3锁存器组，并进行根据所述第2数据选择作为写入对象的记忆胞的运算。

4.根据权利要求3所述的半导体存储装置，其中

所述第1锁存器组及所述第3锁存器组中所含的锁存器的数量相同，

所述第2锁存器组中所含的锁存器的数量少于所述第1锁存器组及所述第3锁存器组中所含的锁存器的数量。

5.根据权利要求3所述的半导体存储装置，其还具有控制所述第2电路、所述第1锁存器组、所述第2锁存器组、及所述第3锁存器组的序列产生器；

所述序列产生器在将所述第2数据写入多个记忆胞时，

将所述第2数据存储于所述第1锁存器组，

对于多个记忆胞，执行基于所述第2数据的第1程序，

在所述第1程序之后进行验证，

将通过所述验证获得的第4数据存储于所述第2锁存器组，

使用所述第1锁存器组、所述第2锁存器组、及所述第3锁存器组，对所述第2数据及所述第4数据进行运算而选择出作为第2程序的对象的记忆胞，

对于所述作为第2程序的对象的记忆胞执行所述第2程序。

6.根据权利要求5所述的半导体存储装置，其中

所述第2电路还具有用于进行选择所述作为第2程序的对象的记忆胞的运算的第3电路。

7.一种存储系统，具有：

控制器，具有将第1数据转换为与多个记忆胞的阈值的排列顺序相关的第2数据的第1电路；及

半导体存储装置，包含所述多个记忆胞、及根据从所述控制器发送的所述第2数据对所述多个记忆胞进行写入的第2电路。