[发明专利]半导体装置及半导体装置的制造方法在审
申请号: | 201910589721.3 | 申请日: | 2019-07-02 |
公开(公告)号: | CN111696923A | 公开(公告)日: | 2020-09-22 |
发明(设计)人: | 大野天颂;藤田努;久米一平;友野章 | 申请(专利权)人: | 东芝存储器株式会社 |
主分类号: | H01L23/00 | 分类号: | H01L23/00;H01L21/78;B23K26/38 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 制造 方法 | ||
本发明涉及一种半导体装置及半导体装置的制造方法。根据一实施方式,半导体装置具备器件层、反射率降低层及改质层。所述器件层配置在半导体衬底的第1区域的第1面上。所述反射率降低层被配置在所述半导体衬底的设置在所述第1区域周围的第2区域的所述第1面上,且使反射率与所述第1面上配置有金属膜时从与所述第1面对向的第2面侧入射的激光的反射率相比降低。所述改质层被设置在所述第2区域的所述半导体衬底的侧面。所述第2区域的所述半导体衬底的侧面是在所述半导体衬底中伸展的切断面。
本申请以基于2019年3月14日提出申请的现有日本专利申请第2019-047449号的优先权的利益为基础,且追求该利益,将其所有内容以引用的形式包含在本文中。
技术领域
本文中所说明的多种实施方式总体而言涉及一种半导体装置及半导体装置的制造方法。
背景技术
已知一种隐形切割技术,它是通过沿着形成有器件层的半导体衬底的切割区域将激光聚集在半导体衬底的内部来形成改质层,并使之解理而单片化成多个芯片。
但是,如果半导体衬底的厚度变薄,那么便难以使用隐形切割技术来切割半导体衬底。
发明内容
本发明的一实施方式提供一种即使半导体衬底的厚度薄,也可使用隐形切割技术来切割半导体衬底的半导体装置及半导体装置的制造方法。
根据本发明的一实施方式,半导体装置具备器件层、反射率降低层及改质层。所述器件层配置在半导体衬底的第1区域的第1面上。所述反射率降低层被配置在所述半导体衬底的设置在所述第1区域周围的第2区域的所述第1面上,使反射率与所述第1面上配置有金属膜时从与所述第1面对向的第2面侧入射的激光的反射率相比降低。所述改质层被设置在所述第2区域的所述半导体衬底的侧面。所述第2区域的所述半导体衬底的侧面是在所述半导体衬底中进行伸展的切断面。
根据所述构成,可提供一种即使半导体衬底的厚度薄,也可使用隐形切割技术来切割半导体衬底的半导体装置及半导体装置的制造方法。
附图说明
图1是表示使用隐形切割的半导体装置的制造方法的顺序的一例的流程图。
图2-1(a)、(b)是示意性地表示使用隐形切割的半导体装置的制造法的顺序的一例的剖视图。
图2-2(c)、(d)是示意性地表示使用隐形切割的半导体装置的制造法的顺序的一例的剖视图。
图3是表示隐形切割装置中的焦点位置的设定值与实际焦点深度的关系的一例的图。
图4是表示基于晶圆的结构所获得的改质层的形成状态的一例的图。
图5是说明金属膜的存在对隐形切割的影响的图。
图6是示意性地表示第1实施方式的半导体装置的构成的一例的立体图。
图7(a)、(b)是示意性地表示第1实施方式的半导体装置的构成的一例的图。
图8是表示因晶圆的背面精加工的不同引起的背面的粗糙度与反射率的差异的图。
图9是表示从图8求出的表面粗糙度与反射率的下降率的关系的一例的图。
图10是示意性地表示第2实施方式的半导体装置的构成的一例的侧视图。
图11是示意性地表示第3实施方式的半导体装置的构成的一例的剖视图。
图12是表示当为由氧化硅膜与多晶硅膜积层而成的多层膜且使多晶硅膜的膜厚固定而改变氧化硅膜的膜厚时从晶圆的第2面侧入射激光时的反射率的变化的图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910589721.3/2.html,转载请声明来源钻瓜专利网。