[发明专利]半导体结构及其制造方法、存储器

说明书

本发明涉及一种半导体结构及其制造方法、存储器，半导体结构包括：衬底；下电极层，所述下电极层位于部分所述衬底上；绝缘介质层，所述绝缘介质层位于所述下电极层上，且所述绝缘介质层暴露出部分下电极层表面；上电极层，所述上电极层位于所述绝缘介质层上，所述上电极层、所述绝缘介质层以及所述下电极层构成反熔丝电容。本发明有利于改善半导体结构的电学性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其制造方法、存储器。

背景技术

反熔丝(Anti-fuse)一种非常重要的可编程互连单元。例如，在集成电路中设计多个具有相同功能的电路模块作为备份，当发现其中一个电路模块失效时，通过熔丝元件将电路模块和集成电路中的其它功能电路烧断，而使用具有相同功能的另一个电路模块取代失效的电路模块。

反熔丝结构一般为三明治结构，包括上下电极和位于上下电极间的反熔丝介质层。根据反熔丝介质层的材料的不同，目前较为成熟的反熔丝结构主要分为：ONO(氧化硅-氮化硅-氧化硅)反熔丝结构、非晶硅反熔丝结构和氧化物反熔丝结构。对于氧化物反熔丝而言，可以利用栅介质层作为氧化物反熔丝结构中的反熔丝介质层，栅电极层作为反熔丝结构的上电极板，源极、漏极或者位于衬底中的其他掺杂区作为氧化物反熔丝结构中的下电极。

现有技术的具有反熔丝电容的半导结构的性能有待提高。

发明内容

本发明解决的技术问题为提供一种半导体及其制造方法以及存储器，改善半导体结构的电学性能。

为解决上述技术问题，本发明实施例提供一种半导体结构，包括：衬底；下电极层，所述下电极层位于部分所述衬底上；绝缘介质层，所述绝缘介质层位于所述下电极层上，且所述绝缘介质层暴露出部分下电极层表面；上电极层，所述上电极层位于所述绝缘介质层上，所述上电极层、所述绝缘介质层以及所述下电极层构成反熔丝电容。

另外，所述下电极层的材料与所述上电极层的材料不同，且所述上电极层的电阻小于所述下电极层的电阻。

另外，所述下电极层内具有第一掺杂离子，所述第一掺杂离子用于降低所述下电极层的电阻率；所述上电极层内具有第二掺杂区，所述第二掺杂离子用于降低所述上电极层的电阻率，且所述第二掺杂离子的掺杂浓度大于所述第一掺杂离子的掺杂浓度。

另外，所述下电极层的材料包括掺杂有所述第一掺杂离子的多晶硅；所述上电极层的材料包括掺杂有所述第二掺杂离子的多晶硅；所述第一掺杂离子包括N型离子或者P型离子；所述第二掺杂离子包括N型离子或者P型离子。

另外，还包括：第一电连接单元，所述第一电连接单元与所述下电极层电连接；第二电连接单元，所述第二电连接单元与所述上电极层电连接。

另外，所述绝缘介质层暴露出所述下电极层的部分顶部表面；且所述第一电连接单元与所述绝缘介质层暴露出的所述下电极层的顶部表面相接触。

另外，还包括：平坦化层，所述平坦化层覆盖所述绝缘介质层暴露出的所述下电极层的顶部表面，且所述第一电连接单元包括贯穿所述平坦化层的第一导电插塞，所述第一导电插塞与所述下电极层的部分表面相接触。

另外，还包括：位于所述衬底上的栅介质层；位于所述栅介质层上的第一栅电极层，所述第一栅电极层与所述下电极层处于同层，且所述第一栅电极层与所述下电极层的材料相同；位于所述第一栅电极层上的第二栅电极层，所述第二栅电极层与所述上电极层处于同层，且所述第二栅电极层与所述上电极层的材料相同。

另外，还包括：中间介质层，所述中间介质层位于所述第一栅电极层与所述第二栅电极层之间，且所述中间介质层与所述绝缘介质层处于同层。

另外，还包括：隔离介质层，所述隔离介质层位于所述下电极层与所述衬底之间，所述隔离介质层与所述栅介质层处于同层，且所述隔离介质层与所述栅介质层的材料相同。