[发明专利]一种基于独立链路的处理系统硬件自检方法在审
| 申请号： | 201910592017.3 | 申请日： | 2019-07-02 |
| 公开（公告）号： | CN110412523A | 公开（公告）日： | 2019-11-05 |
| 发明（设计）人： | 张中华;张首鹏;董宝旭 | 申请（专利权）人： | 中国航空工业集团公司雷华电子技术研究所 |
| 主分类号： | G01S7/40 | 分类号： | G01S7/40;G06F11/22;G06F13/42 |
| 代理公司： | 北京清大紫荆知识产权代理有限公司 11718 | 代理人： | 彭一波 |
| 地址： | 214063 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 主控模块 独立链路 硬件自检 处理系统 自检 处理单元 最终测试结果 上报 工作效率 结果处理 命令收发 菊花链 自检测 链路 存储 架构 指令 | ||
1.一种基于独立链路的处理系统硬件自检方法，其特征在于，所述方法包括：
将处理单元主控模块与其他所有模块通过独立链路相连接；
其中，所述独立链路为RS485总线，所述处理单元主控模块通过一路BIT自检RS485总线与每个模块通过菊花链架构相连，且该链路上的RS485通信全部用于硬件自检测而不用于实现其他功能；
其中，所述主控模块包含MCU，所述MCU用于硬件自检流程的控制和命令收发以及自检结果处理与存储上报；并且
所述主控模块的MCU还接收主控模块CPU的开始和结束自检指令，并将最终测试结果上报主控模块CPU。
2.根据权利要求1所述的基于独立链路的处理系统硬件自检方法，其中，每个模块均包含RS485，并且各个模块的RS485的数据总线被并联后与MCU连接。
3.根据权利要求1所述的基于独立链路的处理系统硬件自检方法，其中，所述MCU在接收到所述主控模块CPU的开始指令后开始硬件自检测流程。
4.根据权利要求3所述的基于独立链路的处理系统硬件自检方法，其中，在所述自检测流程中，所述MCU向特定模块发送测试指令，并接收该模块的测试结果。
5.根据权利要求4所述的基于独立链路的处理系统硬件自检方法，其中，如果该模块自检超时，则置位超时标志位。
6.根据权利要求5所述的基于独立链路的处理系统硬件自检方法，其中，如果该模块返回测试结果，则与标准参数进行对比以确定自检参数是否正常，如果结果正常则直接存储测试结果，否则置位相应测试异常位后存储测试结果。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司雷华电子技术研究所，未经中国航空工业集团公司雷华电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910592017.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种NLFM波形设计方法
- 下一篇：一种风廓线雷达标准输出控制器系统
