[发明专利]用于光电设备的控制部件在审
申请号: | 201910596646.3 | 申请日: | 2019-07-04 |
公开(公告)号: | CN110750018A | 公开(公告)日: | 2020-02-04 |
发明(设计)人: | S·诺弗尔 | 申请(专利权)人: | 弗莱克因艾伯勒有限公司 |
主分类号: | G02F1/1362 | 分类号: | G02F1/1362;G02F1/1343;H01L21/77;H01L27/12 |
代理公司: | 11038 中国国际贸易促进委员会专利商标事务所 | 代理人: | 李玲 |
地址: | 英国*** | 国省代码: | 英国;GB |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 图案化 原位形成 图案化导体层 像素电极阵列 半导体沟道 基质材料层 滤色器材料 导体 导体阵列 电气电路 光电设备 控制部件 栅导体 支撑膜 叠堆 独立寻址 沟道区域 材料层 栅电极 制造 | ||
1.一种制造用于光电设备的包括像素电极阵列的控制部件的方法,所述方法包括:
在支撑膜之上原位形成图案化基质材料层和/或一个或多个图案化滤色器材料层;
在所述支撑膜之上原位形成限定电气电路的层的叠堆,所述像素电极阵列中的每一个经由所述电气电路可被独立寻址;
其中,形成所述层的叠堆包括在所述图案化基质材料层和/或一个或多个图案化滤色器材料层之上至少原位形成:
限定源导体阵列和漏导体阵列的图案化导体层;
限定源导体和漏导体之间的半导体沟道的半导体沟道材料层;以及
限定栅导体阵列的另一个图案化导体层,所述栅导体阵列在所述沟道区域中提供栅电极。
2.根据权利要求1所述的方法,包括:
(a)在所述支撑膜之上原位形成所述一个或多个图案化滤色器材料层;
(b)在所述一个或多个图案化滤色器材料层之上至少原位形成:
限定所述源导体阵列和所述漏导体阵列的所述图案化导体层,
限定源导体和漏导体之间的半导体沟道的所述半导体沟道材料层,以及
限定栅导体阵列的所述另一个图案化导体层,所述栅导体阵列在所述沟道区域中提供栅电极;
(c)在所述图案化导体层、所述半导体沟道材料层和所述另一个图案化导体层之上原位形成所述图案化基质材料层;以及
(d)在所述图案化基质材料层之上原位形成所述像素电极。
3.根据权利要求1或权利要求2所述的方法,其中所述一个或多个图案化滤色器材料层包括在可见光谱中的相应波长处表现出峰值透射的一个或多个图案化绝缘材料层。
4.根据权利要求1或权利要求2所述的方法,其中所述图案化基质材料层包括所述沟道区域中的基质材料。
5.一种制造用于光电设备的包括像素电极阵列的控制部件的方法,所述方法包括:
在支撑膜之上原位形成图案化基质材料层和一个或多个图案化滤色器材料层;
在所述支撑膜之上原位形成限定电气电路的层的叠堆,所述像素电极阵列中的每一个经由所述电气电路可被独立寻址;
其中,形成所述层的叠堆包括在所述图案化基质材料层和所述一个或多个图案化滤色器材料层之间提供所述层的叠堆中的一个或多个层。
6.根据权利要求5所述的方法,其中,所述图案化基质材料层和所述一个或多个图案化滤色器材料层之间的所述一个或多个层包括:
限定源导体阵列和漏导体阵列的图案化导体层;
限定沟道区域中的半导体沟道的半导体沟道材料层,在所述沟道区域中源导体和漏导体在所述图案化导体层内最接近;以及
限定栅导体阵列的另一个图案化导体层,所述栅导体阵列在所述沟道区域中提供栅电极。
7.根据前述任一权利要求所述的方法,其中在所述支撑膜之上原位形成所述图案化基质材料层包括在所述支撑膜之上原位形成连续的基质材料层并且在所述支撑膜之上原位图案化所述连续的基质材料层。
8.根据前述任一权利要求所述的方法,其中在所述支撑膜之上原位形成图案化滤色器材料层包括在所述支撑膜之上原位形成连续的滤色器材料层并且在所述支撑膜之上原位图案化所述连续的滤色器材料层。
9.一种制造显示设备的方法,包括:将液晶材料包含在计数器部件和通过根据前述任一权利要求所述的方法制造的控制部件之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于弗莱克因艾伯勒有限公司,未经弗莱克因艾伯勒有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910596646.3/1.html,转载请声明来源钻瓜专利网。