[发明专利]存储装置、凹陷沟道阵列晶体管及其制备方法

说明书

本公开提供了一种存储装置、凹陷沟道阵列晶体管及其制备方法，属于存储技术领域。该凹陷沟道阵列晶体管的制备方法包括：形成依次层叠的基底、第一半导体层、第二半导体层和第三半导体层；在第一半导体层中注入第一离子；在第二半导体层中注入与第一离子类型相同的第二离子，且注入剂量大于第二离子；形成开口于第三半导体层且延伸至第一半导体层的凹槽通道；通过凹槽通道的底部注入与第一离子类型相反的第三离子；第一离子的注入剂量与第二离子的差值，小于第三离子的注入剂量；形成栅极绝缘层和栅极；在第三半导体层中注入与第二离子类型相反的第四离子。该凹陷沟道阵列晶体管的制备方法能够提高凹陷沟道阵列晶体管的阈值电压的均一性。

技术领域

本公开涉及存储技术领域，尤其涉及一种存储装置、凹陷沟道阵列晶体管及其制备方法。

背景技术

随着器件尺寸的不断减小，凹陷沟道阵列晶体管(recess channel accesstransistor，RCAT)可以应用于DRAM(动态随机存取存储器)中。但是，随着凹陷沟道阵列晶体管尺寸的减小，沟槽通道的曲率效应越明显，导致晶体管在沟槽通道不同位置的阈值电压的差异也越大，这降低了凹陷沟道阵列晶体管的性能。

所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种存储装置、凹陷沟道阵列晶体管及其制备方法，提高凹陷沟道阵列晶体管的阈值电压的均一性。

为实现上述发明目的，本公开采用如下技术方案：

根据本公开的第一个方面，提供一种凹陷沟道阵列晶体管的制备方法，包括：

形成依次层叠的基底、第一半导体层、第二半导体层和第三半导体层；

在所述第一半导体层中注入第一离子；

在所述第二半导体层中注入第二离子，所述第一离子与所述第二离子类型相同，且所述第一离子的注入剂量大于所述第二离子的注入剂量；

形成凹槽通道，所述凹槽通道开口于所述第三半导体层，且所述凹槽通道的底部延伸至所述第一半导体层；

通过所述凹槽通道的底部注入第三离子，所述第三离子与所述第一离子类型相反；所述第一离子的注入剂量与所述第二离子的注入剂量的差值，小于所述第三离子的注入剂量；且所述第三离子的注入剂量小于所述第一离子的注入剂量；

形成覆盖所述凹槽通道的表面的栅极绝缘层；

形成栅极，所述栅极填充于所述凹槽通道内；

在所述第三半导体层中注入第四离子，所述第四离子与所述第二离子类型相反。

在本公开的一种示例性实施例中，通过所述凹槽通道的底部注入第三离子包括：

形成第一保护层，所述第一保护层暴露所述凹槽通道的表面对应于所述第一半导体层的部分，且所述第一保护层覆盖所述凹槽通道的表面的其余部分以及覆盖所述第三半导体层远离所述第一半导体层的表面；

通过所述凹槽通道的底部，以设定倾斜角度向所述第一半导体层注入第三离子，所述设定倾斜角度为所述第三离子注入的方向与所述第三半导体层的法线方向的夹角。

在本公开的一种示例性实施例中，所述第三离子为磷离子或砷离子，所述第三离子的注入能量为3～30keV，所述第三离子的注入剂量为1×e¹²～3×e¹³个/平方厘米。

在本公开的一种示例性实施例中，形成栅极包括：

形成栅极，所述栅极远离所述第一半导体层的表面位于所述第三半导体层的相对设置的两表面之间。