[发明专利]半导体工艺的方法及半导体结构

说明书

本公开涉及半导体工艺的方法及半导体结构。一般地，本公开提供了与调整电介质材料的刻蚀速率有关的示例。在实施例中，在衬底中的第一和第二沟槽中共形地沉积第一电介质材料。第一沟槽中的第一电介质材料的合并横向生长前沿在第一沟槽中形成接缝。处理电介质材料。处理使得物质分别在第一和第二沟槽中的电介质材料的第一和第二上表面上、在接缝中，并扩散到第一和第二沟槽中的相应电介质材料中。在处理之后，刻蚀相应的电介质材料。在刻蚀期间，第二沟槽中的电介质材料的刻蚀速率与第一沟槽中的电介质材料的刻蚀速率的比率通过电介质材料中的物质的存在而被改变。

技术领域

本公开涉及半导体工艺的方法及半导体结构。

背景技术

半导体集成电路(IC)工业经历了指数增长。IC材料和设计的技术进步已经产生了几代IC，其中每一代都具有比上一代更小和更复杂的电路。在IC演进的过程中，功能密度(例如，每芯片面积的互连器件的数目)通常增加，而几何尺寸(例如，可以使用制造工艺产生的最小组件(或线))减小。这种缩小过程通常通过提高生产效率和降低相关成本来提供益处。

随着设备的缩小，制造商已经开始使用新的和不同的材料和/或材料的组合来促进设备的缩小。缩小(单独地以及与新的和不同的材料相组合地)还带来了此前的世代在较大几何形状下可能无法呈现的挑战。

发明内容

本公开的实施例提供了一种半导体工艺的方法，所述方法包括：在衬底中的第一沟槽中以及在所述衬底中的第二沟槽中共形地沉积第一电介质材料，其中，所述第一沟槽中的所述第一电介质材料的合并横向生长前沿在所述第一沟槽中形成接缝；处理所述第一沟槽中的所述第一电介质材料和所述第二沟槽中的所述第一电介质材料，所述第一沟槽中的所述第一电介质材料具有第一上表面，所述第二沟槽中的所述第一电介质材料具有第二上表面，所述处理使得物质在所述第一上表面和所述第二上表面上、在所述接缝中，并且扩散到所述第一沟槽中的所述第一电介质材料中并扩散到所述第二沟槽中的所述第一电介质材料中；以及在所述处理之后，刻蚀所述第一沟槽中的所述第一电介质材料和所述第二沟槽中的所述第一电介质材料，其中，在所述刻蚀期间，所述第二沟槽中的所述第一电介质材料的第一刻蚀速率与所述第一沟槽中的所述第一电介质材料的第二刻蚀速率的比率通过所述第一电介质材料中的所述物质的存在而被改变。

本公开的实施例还提供了一种半导体结构，所述结构包括：衬底，所述衬底具有第一器件鳍、第二器件鳍和第三器件鳍，所述第一器件鳍的第一侧壁面向所述第二器件鳍的侧壁，所述第一器件鳍的第二侧壁面向所述第三器件鳍的侧壁，从所述第一器件鳍的第一侧壁到所述第二器件鳍的侧壁的第一宽度小于从所述第一器件鳍的第二侧壁到所述第三器件鳍的侧壁的第二宽度；第一隔离结构，所述第一隔离结构被布置在所述第一器件鳍的第一侧壁和所述第二器件鳍的侧壁之间，第一尺寸是从所述第一隔离结构的上表面到所述第一器件鳍的上表面；第二隔离结构，所述第二隔离结构被布置在所述第一器件鳍的第二侧壁和所述第三器件鳍的侧壁之间，第二尺寸是从所述第二隔离结构的上表面到所述第一器件鳍的上表面，所述第二尺寸与所述第一尺寸的比率在从0.93到1的范围内；以及虚设鳍，所述虚设鳍在所述第二隔离结构上并且在所述第一器件鳍的第二侧壁和所述第三器件鳍的侧壁之间，所述虚设鳍的侧壁面向所述第一器件鳍的第二侧壁，第三宽度是从所述第一器件鳍的第二侧壁到所述虚设鳍的侧壁，所述第三宽度小于所述第一宽度。