[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具备：

第1存储晶体管；

第1配线，连接在所述第1存储晶体管的栅极电极；

第1连接晶体管，连接在所述第1配线；以及

第2配线，连接在所述第1连接晶体管；且

在针对所述第1存储晶体管的第1写入动作的

第1时刻，所述第1配线的电压成为第1电压，所述第2配线的电压成为比所述第1电压大的第2电压，

在所述第1时刻之后的第2时刻，所述第1配线的电压成为比所述第1电压大且比所述第2电压小的第3电压，所述第2配线的电压成为比所述第1电压大且比所述第2电压小的第4电压。

2.根据权利要求1所述的半导体存储装置，其具备对所述第1存储晶体管供给电压的周边电路，

对所述周边电路供给接地电压及电源电压，

所述第2电压、所述第3电压及所述第4电压大于所述电源电压。

3.根据权利要求1所述的半导体存储装置，其中

在所述第1写入动作的

所述第1时刻及所述第2时刻之间的第3时刻，所述第1配线的电压上升，

在所述第3时刻、或所述第3时刻及所述第2时刻之间的第4时刻，所述第2配线的电压下降。

4.根据权利要求1所述的半导体存储装置，其中

在所述第1写入动作的

所述第2时刻之后的第5时刻，所述第1配线的电压成为比所述第3电压小的第5电压，所述第2配线的电压成为比所述第4电压大的第6电压，

在所述第5时刻之后的第6时刻，所述第1配线的电压成为比所述第3电压大且比所述第6电压小的第7电压，所述第2配线的电压成为比所述第4电压大且比所述第6电压小的第8电压。

5.根据权利要求4所述的半导体存储装置，其中所述第6电压大于所述第2电压。

6.根据权利要求4所述的半导体存储装置，其中所述第2电压及所述第4电压的电压差与所述第6电压及所述第8电压的电压差大致一致。

7.根据权利要求4所述的半导体存储装置，其中所述第2电压及所述第6电压大致一致。

8.根据权利要求4所述的半导体存储装置，其中

在所述第1写入动作的

所述第1时刻及所述第2时刻之间的第3时刻，所述第1配线的电压上升，

在所述第3时刻及所述第2时刻之间的第4时刻，所述第2配线的电压下降，

在所述第5时刻及所述第6时刻之间的第7时刻，所述第1配线的电压上升，

在所述第7时刻及所述第6时刻之间的第8时刻，所述第2配线的电压下降。

9.根据权利要求8所述的半导体存储装置，其中从所述第7时刻到所述第8时刻为止的期间的长度与从所述第3时刻到所述第4时刻为止的期间的长度大致一致。

10.根据权利要求8所述的半导体存储装置，其中从所述第7时刻到所述第8时刻为止的期间比从所述第3时刻到所述第4时刻为止的期间长。

11.根据权利要求1至10中任一项所述的半导体存储装置，其具备：

第2存储晶体管；

第3配线，连接在所述第2存储晶体管的栅极电极；

第2连接晶体管，连接在所述第3配线；以及

所述第2配线，连接在所述第2连接晶体管；且

在针对所述第2存储晶体管的第2写入动作的

第9时刻，所述第3配线的电压成为比所述第3电压小的第9电压，所述第2配线的电压成为比所述第4电压大的第10电压，

在所述第9时刻之后的第10时刻，所述第3配线的电压成为比所述第9电压大且比所述第10电压小的第11电压，所述第2配线的电压成为比所述第9电压大且比所述第10电压小的第12电压。