[发明专利]半导体存储装置

说明书

实施方式提供一种高速地动作的半导体存储装置。实施方式的半导体存储装置具备：第1存储晶体管；第1配线，连接在第1存储晶体管的栅极电极；第1连接晶体管，连接在第1配线；以及第2配线，连接在第1连接晶体管。在针对第1存储晶体管的第1写入动作的第1时刻，第1配线的电压成为第1电压，第2配线的电压成为比第1电压大的第2电压。在第1时刻之后的第2时刻，第1配线的电压成为比第1电压大且比第2电压小的第3电压，第2配线的电压成为比第1电压大且比第2电压小的第4电压。

[相关申请]

本申请享有以日本专利申请2019-41070号(申请日：2019年3月7日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本实施方式涉及一种半导体存储装置。

背景技术

已知有包含存储晶体管的半导体存储装置。

发明内容

实施方式提供一种高速地动作的半导体存储装置。

一实施方式的半导体存储装置具备：第1存储晶体管；第1配线，连接在第1存储晶体管的栅极电极；第1连接晶体管，连接在第1配线；及第2配线，连接在第1连接晶体管。在针对第1存储晶体管的第1写入动作的第1时刻，第1配线的电压成为第1电压，第2配线的电压成为比第1电压大的第2电压。在第1时刻之后的第2时刻，第1配线的电压成为比第1电压大且比第2电压小的第3电压，第2配线的电压成为比第1电压大且比第2电压小的第4电压。

附图说明

图1是表示第1实施方式的半导体存储装置的构成的示意性框图。

图2是表示第1实施方式的半导体存储装置的一部分构成的示意性电路图。

图3是表示第1实施方式的半导体存储装置的一部分构成的示意性电路图。

图4是表示第1实施方式的半导体存储装置的一部分构成的示意性电路图。

图5是表示第1实施方式的半导体存储装置的一部分构成的示意性俯视图。

图6是图5的A所示的部分的示意性放大图。

图7是将图6所示的构成在B-B'线处切断并在箭头方向上观察所得的示意性剖视图。

图8是图7的C所示的部分的示意性放大图。

图9是用来对第1实施方式的写入动作进行说明的示意性剖视图。

图10是用来对第1实施方式的写入动作进行说明的示意性剖视图。

图11是用来对第1实施方式的写入动作进行说明的示意性流程图。

图12是用来对第1实施方式的写入动作进行说明的示意性波形图。

图13是用来对第1实施方式的写入动作进行说明的示意性波形图。

图14是用来对第1实施方式的写入动作进行说明的示意性波形图。

图15是用来对第1实施方式的写入动作进行说明的示意性波形图。

图16是用来对第1实施方式的写入动作进行说明的示意性波形图。

图17是用来对第2实施方式的写入动作进行说明的示意性波形图。

图18是用来对第2实施方式的写入动作进行说明的示意性波形图。

图19是用来对第2实施方式的写入动作进行说明的示意性波形图。

图20是表示第3实施方式的半导体存储装置的一部分构成的示意性电路图。