[发明专利]一种具有高写裕度的10T TFET与MOSFET器件混合型SRAM单元电路

权利要求书

1.一种具有高写裕度的10T TFET与MOSFET器件混合型SRAM单元电路，其特征在于，包括：六个NTFET晶体管、两个PTFET晶体管以及两个NMOSFET晶体管；六个NTFET晶体管依次记为N1～N6；两个PTFET晶体管分别记为P1与P2；两个NMOSFET晶体管分别记为N7与N8；其中：

VDD和PTFET晶体管P1的源极以及PTFET晶体管P2的源极电连接；

PTFET晶体管P1的漏极，与NTFET晶体管N1的漏极、NTFET晶体管N3的漏极、PTFET晶体管P2的栅极以及NTFET晶体管N2的栅极电连接；

PTFET晶体管P2的漏极，与PTFET晶体管P1的栅极、NTFET晶体管N1的栅极、NTFET晶体管N6的栅极、NTFET晶体管N2的漏极以及NTFET晶体管N4的漏极电连接；

NTFET晶体管N3的源极与NMOSFET晶体管N7的漏极电连接；

NTFET晶体管N4的源极与NMOSFET晶体管N8的漏极电连接；

NTFET晶体管N5的源极与NTFET晶体管N6的漏极电连接；

NTFET晶体管N1的源极、NTFET晶体管N2的源极、NTFET晶体管N6的源极、NMOSFET晶体管N7的源极、以及NMOSFET晶体管N8的源极均与GND电连接；

字线WL与NTFET晶体管N3的栅极、以及NTFET晶体管N4的栅极电连接；位线BL与NMOSFET晶体管N7的栅极电连接；位线BLB与NMOSFET晶体管N8的栅极电连接；读字线RWL与NTFET晶体管N5的栅极电连接；读位线RBL与NTFET晶体管N5的漏极电连接。

2.根据权利要求1所述的一种具有高写裕度的10T TFET与MOSFET器件混合型SRAM单元电路，其特征在于，

PTFET晶体管P1与NTFET晶体管N1、PTFET晶体管P2与NTFET晶体管N2构成了两个反相器，这两个反相器构成了SRAM单元电路的锁存部分；NTFET晶体管N5与N6构成读写分离用作读操作部分的电路；SRAM单元电路的传输管部分采用了NMOSFET与TFET器件组合的方式，即NTFET晶体管N3与N4、以及NMOSFET晶体管N7与N8构成SRAM单元电路的传输管部分；

SRAM单元电路采用了读写分离的方式，写操作时，NMOSFET的栅压控制端采用升压的方式，即当位线BL与位线BLB使能时，其栅压电压为N伏，所述N为设定值。

3.根据权利要求1所述的一种具有高写裕度的10T TFET与MOSFET器件混合型SRAM单元电路，其特征在于，

在保持状态下，字线WL、位线BL与位线BLB、以及读字线RWL为低电平，NMOSFET晶体管N7与N8、以及NTFET晶体管N3、N4与N5均处于关闭状态；

当SRAM单元电路进行写0操作时，字线WL置为高电平，位线BL置为N伏，位线BLB与读字线RWL保持原状态0不变，即可完成写0操作；当SRAM单元电路进行写1操作时，字线WL置为高电平，位线BLB置为N伏，位线BL与读字线RWL保持原状态0不变，即可完成写1操作；

当单元读操作时，字线WL、位线BL与BLB为低电平0，读字线RWL置为高电平，若SRAM单元电路存储为0，则读位线RBL通过NTFET晶体管N5与N6放电，否则读位线RBL仍为高电平，SRAM阵列中的灵敏放大器通过检测读位线RBL电平变化实现对SRAM单元电路存储数据的读取，完成读操作。