[发明专利]一种具有高写裕度的10T TFET与MOSFET器件混合型SRAM单元电路

说明书

本发明公开了一种具有高写裕度的10T TFET与MOSFET器件混合型SRAM单元电路，其整体结构采用了读写分离的方式，单元电路的主体采用TFET器件，传输管部分采用了TFET器件与MOSFET器件组合方式，既克服了堆叠TFET传输能力弱的缺点，又避免了TFET器件作SRAM单元传输管时出现的P‑I‑N正偏电流问题。提高了单元的写能力，降低了单元的静态功耗。

技术领域

本发明涉及集成电路设计领域，尤其涉及一种具有高写裕度的10T TFET与MOSFET器件混合型SRAM单元电路。

背景技术

随着移动电子产品的发展，人们对集成电路低功耗的需求变得越来越迫切。近年来，MOSFET(金属-氧化物半导体场效应晶体)已成为数字集成电路和模拟集成电路的重要组成部分。然而，随着集成电路技术节点的发展，MOSFET尺寸逐渐减小，由于MOSFET的短沟道效应导致其在亚阈值电压下的关闭能力减弱，使得电路的静态漏电流和静态功耗增加。在微处理器中，静态随机存取存储器(SRAM)占用芯片面积的50％以上，并消耗了处理器的大部分静态功耗。通过降低微处理器的工作电压可以降低其静态功耗。但是，MOSFET在室温下的亚阈值摆幅理论上难以小于60mv/decade，导致基于MOSFET器件的电路很难适合在超低电压下工作。

虽然目前已经广泛提出了许多用于在亚阈值电压下降低SRAM的静态功耗的方法。然而，由于MOSFET的上述缺点，在亚阈值工作电压下进一步降低SRAM静态功耗仍然是十分有限的。相比于MOSFET，TFET(Tunneling Field-Effect Transistor，隧穿场效应晶体管)由于具有更低的亚阈值摆幅和更高的开关比使得TFET替代MOSFET具有广阔的前景。TFET由于隧穿导电原理，使得其在低电压下拥有比MOSFET更小的截止电流，更大的开态电流。且其亚阈值摆幅可以做到小于MOSFET的亚阈值摆幅的极限极60mV/dec，最小可达10mV/dec甚至更低，从而在低电压下TFET的栅极对器件的控制能力更强，其开关频率特性也远高于MOSFET器件。综上，在低电压下TFET比MOSFET在工作速度，静态功耗等方面更具有优势。但是TFET的单向导电性特性限制了TFET在SRAM中的应用，尤其是其作为SRAM的传输管时，因为传统SRAM要求传输管双向导通。单向导电性即给TFET施加反偏和正偏电压时，电流传输特性不一样。当给TFET施加正偏电压时，其总会出现不受栅压控制的P-I-N正偏电流，这使得TFET做SRAM传输管时，在保持状态下传输管可能总会出现正偏漏电流，从而增大电路的静态功耗，也影响到SRAM保持状态下的稳定性。

为了克服TFET器件作SRAM传输管时出现的P-I-N正偏电流，学术界提出了堆叠TFET传输管的结构方式，如图1所示。这种结构虽然完美的解决了TFET的P-I-N正偏电流问题，但是堆叠TFET导致单元的写能力非常弱，在最小尺寸下，单元甚至无法写成功(如表1所示)。为了能实现写功能，传输管的尺寸必须加大，从而造成了单元面积的增加，芯片成本的增加。

发明内容

本发明的目的是提供一种具有高写裕度的10T TFET与MOSFET器件混合型SRAM单元电路，避免了TFET作SRAM传输管时出现的P-I-N正偏电流问题，从而增加了单元的保持稳定性，降低了单元的功耗。同时单元采用读写分离的方式，提高了单元的读速度。单元的传输管采用TFET与MOSFET器件组合的方式，避免了TFET堆叠时导通能力差的问题，从而提高了单元的写能力，使得单元在最小尺寸下也能顺利的完成写操作功能。

本发明的目的是通过以下技术方案实现的：

一种具有高写裕度的10T TFET与MOSFET器件混合型SRAM单元电路，包括：六个NTFET晶体管、两个PTFET晶体管以及两个NMOSFET晶体管；六个NTFET晶体管依次记为N1～N6；两个PTFET晶体管分别记为P1与P2；两个NMOSFET晶体管分别记为N7与N8；其中：

VDD和PTFET晶体管P1的源极以及PTFET晶体管P2的源极电连接；