[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，所述半导体结构包括：第一基底，所述第一基底包括第一像素区、第二像素区和第三逻辑区，所述第三逻辑区内具有第三逻辑电路；与所述第一基底相互固定的第二基底，所述第二基底包括第一逻辑区、第二逻辑区和第三像素区，所述第一逻辑区内具有第一逻辑电路，所述第一逻辑电路对所述第一像素区的像素进行逻辑控制，所述第二逻辑区内具有第二逻辑电路，所述第二逻辑电路对所述第二像素区的像素进行逻辑控制，所述第三逻辑电路对所述第三像素区的像素进行逻辑控制。所述半导体结构能够提高图像传感器集成度。

技术领域

本发明涉及半导体制造和光电成像技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

图像传感器可用于感测光信号，其通过将光信号转换成电信号来实现图像拍摄功能。图像传感器按照其接收光信号的方式分为背照式(BSI)图像传感器和前照式(FSI)图像传感器。目前，出现了最新的堆栈式图像传感器芯片以使图像传感器的集成度更高、体积更小。

然而，为了满足更高的像素要求、更远的拍摄距离以及更多的拍摄效果，通常需要多个图像传感器配合使用，这样不仅增加了产品的成本、增大了产品的体积，同时还会由于多个图像传感器之间的安装偏移，导致拍摄效果差，因此目前的图像传感器集成度仍有待提高。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以降低图像传感器的成本和多个图像传感器配合使用时的安装误差，并且提高图像传感器的集成度。

为解决上述技术问题，本发明实施例提供一种半导体结构，包括：第一基底，所述第一基底包括第一像素区、第二像素区和第三逻辑区，所述第三逻辑区内具有第三逻辑电路；与所述第一基底相互固定的第二基底，所述第二基底包括第一逻辑区、第二逻辑区和第三像素区，所述第一逻辑区内具有第一逻辑电路，所述第一逻辑电路对所述第一像素区的像素进行逻辑控制，所述第二逻辑区内具有第二逻辑电路，所述第二逻辑电路对所述第二像素区的像素进行逻辑控制，所述第三逻辑电路对所述第三像素区的像素进行逻辑控制。

可选的，还包括：所述第一逻辑电路、所述第二逻辑电路和所述第三逻辑电路中的两者或三者互相电连接。

可选的，还包括：所述第一像素区在所述第二基底表面的投影与所述第一逻辑区部分或全部重合；所述第二像素区在所述第二基底表面的投影与所述第二逻辑区部分或全部重合；所述第三像素区在所述第一基底表面的投影与所述第三逻辑区部分或全部重合。

可选的，还包括：所述第一基底包括：第一衬底，所述第一衬底具有相对的第一面和第二面；位于所述第二面上的第一器件层。

可选的，还包括：在垂直于所述第一面的方向上，所述第一基底具有第一厚度，所述第一厚度的范围为5微米～20微米。

可选的，所述第一衬底包括：位于所述第一像素区内的若干第一光电二极管区；位于所述第二像素区内的若干第二光电二极管区。

可选的，所述第一器件层包括：位于第一像素区的第四逻辑电路，所述第四逻辑电路与所述第一逻辑电路电连接；位于第二像素区的第五逻辑电路，所述第五逻辑电路与所述第二逻辑电路电连接；位于所述第三逻辑区的所述第三逻辑电路。

可选的，所述第一器件层还包括：位于所述第一衬底第一像素区的第二面上的第一传输栅极结构；位于所述第一衬底第二像素区的第二面上的第二传输栅极结构。

可选的，所述第二基底包括：第二衬底，所述第二衬底具有相对的第三面和第四面，且所述第三面朝向所述第一衬底固定；位于所述第三面上的第二器件层。

可选的，还包括：贯穿所述第二基底的第二导电插塞结构。

可选的，还包括：在垂直于所述第三面的方向上，所述第二基底具有第二厚度，所述第二厚度的范围为5微米～20微米。